Método para dividir el código Reed-Solomon y su circuito
Descripción general
 Sin el uso de la tabla inversa usado convencionalmente, y un objeto de la misma es proporcionar un método división y circuito del cálculo directo puede ser códigos Reed-Solomon con un retardo de un reloj a partir de los datos de los datos y el dividendo el divisor. ] Al multiplicar el vector inverso del vector de código de Reed Solomon compuesto y divisor convertido en código Reed-Solomon vector dividendo, un método de división del código Reed-Solomon dividiendo la primera por la segunda, lleva en primer lugar el divisor el vector de código de Salomón inversa vector determinado por Cramer oficial, a continuación, se multiplica el vector inversa determinada con el vector de código Reed-Solomon del dividendo. Como resultado, el resultado de dividir el vector del código Reed-Solomon como el dividendo por el vector del código Reed Solomon como el divisor se obtiene.
Campo técnico
La presente invención se refiere a un método de separación y el circuito del código Reed-Solomon requerido cuando la corrección de error de datos principalmente digitales.
Antecedentes de la técnica
Durante la transmisión y recepción de varios datos digitales, escribiendo y leyendo desde el medio de almacenamiento, la corrección de errores se realiza mediante una operación que utiliza un código Reed-Solomon. Un ejemplo de configuración básica de dicho circuito de corrección de errores se muestra en el diagrama de bloques de la FIG. Incidentalmente, la Fig. 5 circuito de corrección de error mostrado en la escritura de datos en un medio de almacenamiento tal como un dispositivo de cinta magnética, por ejemplo, también en el caso de que los errores en los datos cuando se leen datos desde ocurre, detecta el error , Y pretende corregirlo en la medida de lo posible.
En la figura 5, el número de referencia 41 indica un circuito de adición de datos de paridad, que agrega datos de paridad a los datos a escribir en el medio de almacenamiento para generar datos de escritura. Los datos de escritura generados por el circuito de adición de datos de paridad 41 se escriben en el medio de almacenamiento 42.
Cuando se leen los datos desde el medio de almacenamiento 42, existe la posibilidad de que se incluya un error. Los datos de lectura leídos desde dicho medio de almacenamiento 42 se introducen en el circuito de detección de errores 43 y el circuito de corrección de datos 45. Se detecta un error incluido en la entrada de datos de lectura al circuito 43 de detección de errores. En el circuito 44 de generación de datos de corrección, se generan datos de corrección de errores sobre la base del error detectado por el circuito 43 de detección de errores. A continuación, el circuito de corrección de datos 45 genera y emite los datos de lectura sometidos a la corrección de errores por los datos de corrección de errores generados por los datos de corrección circuito generador 44 a los datos de lectura leídos desde el medio de almacenamiento 42.
Para lograr esta serie de operaciones, los datos que se escriben en el medio de almacenamiento 42, es necesario llevar a cabo un cálculo utilizando el código Reed-Solomon para los datos leídos desde el medio de almacenamiento 42. Entre ellos, en el circuito de generación de datos de corrección 44, es necesario realizar una división en el código de Reed-Solomon.
La figura 6 es un diagrama de bloques que muestra un ejemplo de configuración de un circuito de división convencional para realizar dicha división de código Reed-Solomon. Tenga en cuenta que aquí, al dividir el vector en el vector, incluso multiplicado por el vector inverso del vector del dividendo divisor utilizando el principio de que se obtiene el mismo resultado, el vector inversa en lugar de realizar la división Realizar la multiplicación
En la figura 6, el número de referencia 51 indica una tabla de elementos inversos, que almacena un vector de elemento inverso de un vector arbitrario en forma de una tabla. Por lo tanto, cuando el divisor de cada elemento de la (denominador división) y un vector αn = [AN1 an2 an3] de datos es de entrada, la tabla inversa 51 salidas el vector inverso del vector de entrada al registro 52. El registro 52 contiene los datos de cada elemento del vector del elemento inverso X = [x 1 x 2 x 3] salida de la tabla de elementos inversos 51 y los suministra al circuito de multiplicación 53. El circuito de multiplicación 53 tiene datos de cada elemento se le da un dividendo vector αi separada = [EA1 EA2 ai3] como el (división molecular), lleva a cabo de datos y la multiplicación son salida del registro de 52. El resultado de la multiplicación por el circuito multiplicador 53 es el mismo que el vector αi = [EA1 EA2 ai3] vector .alpha.n = el [AN1 an2 an3] resultado de dividir el vector D = [d1 d2 d3].
Tarea de solución
Por cierto, el circuito para realizar la división, multiplicando el vector del vector y vector dividendo inversa divisor como se describe anteriormente, celebrada temporalmente en el registro lee el vector inverso del divisor de la mesa, en la posterior al circuito de multiplicación Y está configurado para realizar la multiplicación con el dividendo. Por esta razón, se produce un retraso de un reloj en un circuito síncrono de reloj general, y se requieren un total de dos relojes para una operación. Por lo tanto, cuando aumenta el número de operaciones, no es adecuado para el funcionamiento a alta velocidad. Esto genera varios problemas cuando se transmiten y reciben datos digitales, se escriben y se leen desde el medio de almacenamiento a alta velocidad.
La presente invención se ha realizado en vista de tales circunstancias, sin utilizar la tabla inversa que se usa convencionalmente, cálculo directo es posible de lectura con un retardo de un reloj a partir de los datos de los datos y el dividendo el divisor Solomon Es un objeto de la presente invención proporcionar un método de división de código y un circuito del mismo.
Solución
método división del código Reed-Solomon de acuerdo con la presente invención, multiplicando el vector inverso de la vector de código Reed-Solomon de un vector de código Reed-Solomon y divisor como dividendo, el código Reed-Solomon dividiendo la primera por la segunda un método de división, primero divisor y determinado por el vector inversiones oficiales código Reed-Solomon vectores de Cramer hizo y luego multiplica el vector inverso determinada con el vector de código Reed-Solomon del dividendo.
El circuito divisor de código Reed-Solomon de acuerdo con la presente invención, cada elemento del vector αi código Reed-Solomon como ai1 dividendo, AI2, AI3 ... y los datos, cada elemento del vector αn código Reed-Solomon como el AN1 divisor, an2 entradas de la AN3 ... de datos, un circuito de división del código Reed-Solomon emite cada elemento d1, d2, d3 ... vector de datos D del resultado de la división obtiene dividiendo el vector αi vector .alpha.n, .alpha.n vector vectorial inversa cada elemento de X X1, x2, X3 ... cada elemento del vector αn por el AN1 oficial Cramer, an2, an3 ... cada elemento del resultado y el vector αi expresa en EA1, EA2, EA3 ... resultado de la multiplicación de la una puerta y a la multiplicación en la fórmula que representa el, por, respectivamente, hecho para corresponder a la puerta XOR a la disposición de circuito corresponde a la entrada fórmula y las conexiones entre las puertas mutuo a las puertas de los datos de cada elemento Además, el resultado de la división Cada elemento del vector de d 1 , d 2, d 3, ..., respectivamente.
El método de división del código Reed-Solomon de acuerdo con la presente invención, por el código Reed-Solomon vector del vector inversa y el dividendo de código Reed-Solomon vector del divisor obtenido por el oficial Cramer se multiplican, y el dividendo Se obtiene el resultado de la división del vector de código Reed-Solomon por el vector de código divisor Reed-Solomon.
En el circuito de división del código Reed-Solomon de acuerdo con la presente invención, los resultados representan los elementos x1, x2, x3 ... de inversa vector X de Vector .alpha.n por Cramer oficial cada elemento de la AN1 vector αn, AN2, an3 ... en y cada elemento de la ai1 vector αi, AI2, AI3 ... multiplica la en la multiplicación y puertas de datos de cada elemento añadido es procesada respectivamente puertas XOR, cada elemento del resultado de la división d1 vector final, d2 , d 3 ... salen.
De aquí en adelante, se describirá el principio del método de división de código Reed-Solomon de la presente invención.
En Ahora ejemplo, cualquier vector de 8 dimensiones αn = [AN1 an2 an3 an4 an5 AN6 an8] y su inversa vector X = [x1 x8 x2 x3 x4 x5 x6], la siguiente ecuación (1) posee de la definición del elemento inversa .
Sin embargo, a partir de las reglas de operación del código de Reed Solomon, multiplicación lógica (Y) es, además es un OR exclusivo (EXOR) se utiliza, respectivamente. Aquí, a partir de la fórmula de Kramer, se establece la siguiente ecuación (2) con respecto a x 1.
Al generalizar la fórmula (2) anterior, se establece la siguiente fórmula (3).
Sin embargo, objeto de operaciones vectoriales matriz, ya que es código cíclico de ocho orden [.alpha.n] es porque es regular, una matriz inversa de la matriz [αn] [αn] -1 es siempre presente. Por lo tanto, det [α n] = 1. Sin embargo, det [α n] ≠ 0. A partir de esto, el i-ésimo elemento xi del elemento inverso vector X del vector αn se representa generalmente por la siguiente expresión (4).
Este resultado se puede extender a un código Reed-Solomon dimensión general J, de la siguiente por simplicidad, con respecto código 3D Reed-Solomon, un caso de obtener el vector X inversa de una .alpha.n vector arbitrario.
Para el código tridimensional de Reed-Solomon, se establecen las siguientes ecuaciones (5) y (6).
Por otra parte, la siguiente ecuación (7) y la siguiente fórmula (8) es satisfecho con respecto a tridimensional vector αn arbitraria = [AN1 an2 an3].
Por lo tanto, la siguiente ecuación (9) se cumple con respecto a la matriz [α n].
Además, la siguiente ecuación (10) está satisfecho con respecto al vector inverso X = [x1 x2 x3] vector .alpha.n.
Aquí, las siguientes Expresiones (11), (12) y (13) se establecen para cada elemento x 1, x 2, x 3 del vector inverso X de la fórmula de cuna.
Resumiendo los resultados anteriores, se expresa por un vector .alpha.n = inversa vector X = a [AN1 an2 an3] [x1 x2 x3] general siguiente fórmula (14).
[x 1 x 2 x 3]
= [(An 2) 2 + (an 1) 2 + an 1 an 3,
(an 1) 2 + an 2 an 3,
(an 1) 2 + (an 2) 2 + (an 3) 2 + an 1 an 2] (14)
Por lo tanto, la matriz de la inversa vector X [X], en la ecuación (17) a partir de X * [[alfa] 2] representado por X * [[alfa] 1] y la fórmula representada por la siguiente fórmula (15) (16) .
Por lo tanto, en general, el resultado de dividir el vector α i por el vector αn se expresa mediante la siguiente ecuación (18).
Dado que la solución de la ecuación (18) [d1 d2 d3] son ​​sólo para ser finalmente obtenido, el divisor de la αn división vector = [AN1 an2 an3] elemento AN1, AN2, an3 respectivamente, αi vector como dividendo = [EA1 EA2 ai3] elementos EA1 y EA2, entradas AI3 y respectiva, d1, d2, d3 de realizar el circuito de división del reloj asíncrono código Reed-Solomon mediante la configuración del hardware para la obtención en lógica cableada, respectivamente Tu puedes hacer
Más específicamente, como se describió anteriormente, las reglas de operación del código de Reed Solomon, multiplicando el producto lógico (AND lógica), puesto que la adición es un (lógica EXOR) O exclusiva, también multiplican por un producto lógico (Y lógica) Como el cuadrado tiene el mismo valor que los datos originales, es fácil construir la fórmula (18) con lógica alámbrica combinando una puerta Y y una puerta EXOR.
En lo que sigue, los ejemplos específicos del circuito de división del código Reed-Solomon de la presente invención basado en el principio del método de división del código Reed-Solomon de la presente invención descrito anteriormente se describirán con referencia a los dibujos.
En la fórmula (18), cada porción se divide en una d1 elemento del vector D de resultado de la división, en parte, de la adición cuando el A1, B1, C1, se puede representar como sigue (19).
Por lo tanto, A1, B1, C1 respectivamente las siguientes fórmulas (20), como (21), (22), obtiene se obtiene una d1 elemento de circuito separado respectivamente si la última suma (EXOR).
A1 = ai 1 {(an 3) 2 + an 1 an 3 + an 1 an 2} (20)
B 1 = a i 2 {(an 1) 2 + an 2 an 3} (21)
C1 = ai 3 {(an 2) 2 + (an 1) 2 + an 1 an 3} (22)
Se describirá con referencia al diagrama de circuito de la Fig. 1 que muestra un ejemplo de configuración de un circuito 10 para la obtención de un elemento d1 del vector D de la cual es resultado parte división del circuito de división del código Reed-Solomon de la presente invención. Primero, se describirá el circuito 11 para obtener A1. A1 es como se muestra en la ecuación (20), con basta {(an3) 2+ AN1 an3 + AN1 an2} multiplicar (Y) para EA1, realiza la multiplicación entre un AN1 y an3 puerta Y 101 AN1 Y un 2 se multiplica por la puerta AND 102. Puesto que (an3) 2 es el mismo que an3, lleva a cabo la adición de la salida y an3 salida el mismo 102 de la puerta Y 101 (EXOR) en EXOR puerta 103, lo que resulta puerta Y multiplicar (Y) y ai1 104. La salida de la puerta Y 104 corresponde a A1.
A continuación, se describirá el circuito 12 para obtener B1. B1 es como se muestra en la ecuación (21), puesto que se multiplica por {(AN1) 2+ an2 an3} para AI2 (AND), realizado primero an2 y multiplicando el an3 la (Y) la puerta AND 105 . (An1) desde 2 es el mismo que AN1, se realiza la adición de la salida y AN1 de la puerta Y 105 (EXOR) en EXOR puerta 106 realiza el resultado multiplicado con EA2 la (Y) la puerta AND 107. La salida de la puerta Y 107 corresponde a B 1.
A continuación, se describirá el circuito 13 para obtener C1. C1 es como se muestra en la ecuación (22), es suficiente {(AN2) 2+ (AN1) 2+ AN1 an3} multiplicar (Y) para AI3, primero y multiplicar (Y) entre AN1 y an3 En la puerta 108. (An2) 2 y AN2, (AN1) 2 es porque es respectivamente idéntico al AN1, realiza la adición de la salida y AN2 y AN1 de la puerta Y 108 (EXOR) en EXOR puerta 109, la multiplicación del resultado y AI3 (Y) con la puerta AND 110. La salida de la puerta Y 110 corresponde a C1.
Desde A1, B1, C1 se obtiene en lo anterior, si la adición de la salida de la puerta AND 104, 107, 110 en la puerta EXOR 111 (EXOR), el elemento d1 se obtiene como salida.
A continuación, se describirá un circuito para obtener el elemento d 2. En la fórmula (18), respectivas porciones dividiendo el d2 elemento en la parte de la sumadora Cuando A2, B2, C2, se puede representar como sigue (23).
d 2 = ai 1 {(an 2) 2 + an 1 an 3 + an 2 an 3}
+ Ai 2 {(an 3) 2 + an 1 an 3 + an 1 an 2}
+ A i 3 {(an 1) 2 + an 2 an 3}
= A 2 + B 2 + C 2 (23)
Por lo tanto, la siguiente ecuación A2, B2, C2, respectivamente (24), (25), como (26), obtiene se obtiene un elemento de circuito d2 respectivamente por separado si la última suma (EXOR).
A 2 = a i 1 {(an 2) 2 + an 1 an 3 + an 2 an 3} (24)
B 2 = a i 2 {(an 3) 2 + an 1 an 3 + an 1 an 2} (25)
C2 = ai 3 {(an 1) 2 + an 2 an 3} (26)
Se describirá con referencia al diagrama de circuito de la Fig. 2 muestra un ejemplo de configuración de un circuito 20 para la obtención del elemento d2 del vector D de la cual es resultado parte división del circuito de división del código Reed-Solomon de la presente invención. En primer lugar, se describirá el circuito 21 para obtener A 2. A2 es como se muestra en la ecuación (24), es suficiente {(AN2) 2+ AN1 an3 + an2 an3} multiplicar (Y) para EA1, multiplicación de AN1 y an3 la (Y) la puerta AND 201 Y realiza la multiplicación (Y) de un 2 y un 3 por la puerta AND 202. Puesto que (AN2) 2 es el mismo que an2, se realiza la adición de la salida y AN2 de la salida y el 202 de la puerta AND 201 (EXOR) en EXOR puerta 203, lo que resulta puerta Y multiplicar (AND) y ai1 204. La salida de la puerta Y 204 corresponde a A 2.
A continuación, se describirá el circuito 22 para obtener B2. B2 es como se muestra en la ecuación (25), es suficiente {(an3) 2+ AN1 an3 + AN1 an2} multiplicar (Y) para AI2, primero un AN1 puerta Y 205 se multiplica (Y) y an2 , Y la multiplicación (AND) de un 1 y un 3 es realizada por la puerta AND 206. (AN3) desde 2 es el mismo que an3, lleva a cabo la adición de la salida y an3 salida el mismo 206 de la puerta Y 205 (EXOR) en la puerta EXOR 207, compuertas Y se multiplica este resultado y AI2 (Y) En 208. La salida de la puerta Y 208 corresponde a B 2.
A continuación, se describirá el circuito 23 para obtener C2. C2, como se muestra en la ecuación (26), puesto que se multiplica por {(AN1) 2+ an2 an3} para AI3 (AND), primero realizado an2 y multiplicando el an3 la (Y) la puerta AND 209 . (An1) desde 2 es el mismo que AN1, se realiza la adición de la salida y AN1 de la puerta Y 209 (EXOR) en EXOR puerta 210 realiza el resultado multiplicado con ai3 la (Y) la puerta AND 211. La salida de la puerta AND 211 corresponde a C2.
Desde A2, B2, C2 se obtiene anteriormente, si la adición de la salida de la puerta AND 204, 208, 211 en la puerta EXOR 212 (EXOR), el d2 elemento se obtiene como salida.
A continuación, se describirá un circuito para obtener el elemento d3. En la fórmula (18), respectivas porciones dividiendo el d3 elemento en la porción de la sumadora Cuando A3, B3, C3, pueden ser representados como sigue (27).
d 3 = a i 1 {(an 1) 2 + an 2 an 3}
+ Ai 2 {(an 2) 2 + (an 1) 2 + an 1 an 3}
+ Ai 3 {(an 1) 2 + (an 2) 2 + (an 3) 2 + an 1 an 2}
= A 3 + B 3 + C 3 (27)
De acuerdo con ello, A3, B3, C3 y las siguientes fórmulas (28), como (29), (30), obtiene se obtiene un elementos de circuito d3 respectivamente individuo si la última suma (EXOR).
A 3 = a i 1 {(an 1) 2 + an 2 an 3} (28)
B 3 = a i 2 {(an 2) 2 + (an 1) 2 + an 1 an 3} (29)
C 3 = a i 3 {(an 1) 2 + (an 2) 2 + (an 3) 2 + an 1 an 2} (30)
Se describirá con referencia al diagrama de circuito de la figura 3 que muestra una configuración de ejemplo de un circuito 30 para la obtención del elemento d3 del vector D de la cual es resultado parte división del circuito de división del código Reed-Solomon de la presente invención. En primer lugar, se describirá el circuito 31 para obtener A 3. A3 es como se muestra en la ecuación (28), sólo es necesario multiplicar (AND) de {(AN1) 2+ an2 an3} para EA1, realizar multiplicación de an2 y an3 la (Y) la puerta AND 301. (An1) desde 2 es el mismo que AN1, se realiza la adición de la salida y AN1 de la puerta Y 301 (EXOR) en EXOR puerta 302 realiza el resultado y multiplicando el ai1 la (Y) la puerta AND 303. La salida de la puerta AND 303 corresponde a A 3.
A continuación, se describirá el circuito 32 para obtener B3. B3, como se muestra en la ecuación (29), es suficiente {(AN2) 2+ (AN1) 2+ AN1 an3} multiplicar (Y) para AI2, primero y multiplicar (Y) entre AN1 y an3 En la puerta 304. (An2) 2 y AN2, (AN1) 2 es porque es respectivamente idéntico al AN1, realiza la adición de la salida y AN1 y an3 de la puerta Y 304 (EXOR) en EXOR puerta 305, la multiplicación del resultado y EA2 (Y) con la puerta AND 306. La salida de la puerta Y 306 corresponde a B 3.
A continuación, se describirá un circuito 33 para obtener C3. C3 es como se muestra en la ecuación (30), es suficiente {(AN1) 2+ (AN2) 2+ (an3) 2+ AN1 an2} multiplicar (Y) para AI3, primera multiplicación AN1 y AN2 con ( Y) por la puerta AND 307. (An1) 2 y AN1, (AN2) 2 y AN2, (an3) desde 2 es respectivamente idéntico al an3, EXOR puertas 308 añade (EXOR) de la salida y AN1 y AN2 y an3 de la puerta Y 307 , Y el resultado se multiplica por ai 3 (Y) por la puerta AND 309. La salida de la puerta Y 309 corresponde a C 3.
Desde hace más de A3, B3, C3 se obtiene, si la adición de la salida de la puerta AND 303, 306, 309 en la puerta EXOR 310 (EXOR), d3 elemento se obtiene como salida.
Así, la Figura 1 descrito anteriormente, mediante el ensamblaje de un circuito que se muestra en. Las figuras 2 y 3, AN1 de datos de cada elemento de la αn vector como una señal de entrada, AN2, an3 y cada elemento del vector .alpha.i EA1, EA2 , introduzca la AI3 datos, se puede constituir un circuito divisor de código Reed-Solomon de la presente invención para la salida de elementos de datos d1, d2, d3 del vector D de la resultado de la división como una señal de salida. El diagrama de bloques de la figura 4 muestra un ejemplo de configuración global de dicho circuito de división de códigos Reed-Solomon de la presente invención.
4, el número de referencia 1 denota un divisor de código Reed-Solomon de la presente invención, un circuito 10 para la obtención de la d1 elemento mostrado en la Fig. 1 descrito anteriormente, la obtención de la d2 elemento mostrado en la Fig. 2 Circuito 20 y circuito 30 para determinar el elemento d 3 mostrado en la figura 3.
El circuito de división 1 de código Reed-Solomon de la presente invención se muestra como en la Fig. 4, el divisor (dividir el denominador) y un vector αn = [AN1 an2 an3] Cada elemento de los datos y el dividendo (división molecular) entradas el vector αi = [EA1 EA2 ai3] de cada elemento de los datos como los datos para cada elemento del resultado vector de la división D = [d1 d2 d3] se obtienen.
En la realización anterior ha sido descrita con respecto al código de Reed-Solomon en tres dimensiones, es innecesario decir también ser aplicado con respecto a las otras dimensiones del código de Reed-Solomon.
Por cierto, la corrección de error general cuando se aplica el circuito de división de la Reed-Solomon circuito código presente invención código Reed-Solomon 8-dimensional que se utiliza, el número de etapas lógicas es de aproximadamente 20 a 30 etapas. En este caso, dado que el tiempo de retardo por etapa es de aproximadamente 0,5 ns, el tiempo de retardo del circuito de división en su conjunto es de 10 a 15 ns. Por otro lado, el reloj en el momento de escribir datos digitales en el medio de almacenamiento generalmente es de aproximadamente 5 MHz. En este caso, un ciclo para convertirse en un 200 ns, prácticamente incluso en consideración de más demora cableado en el tiempo de retardo de 10 a aproximadamente 15ns descrito anteriormente es dividido por suficientemente período de un ciclo de reloj para completar.
Efecto de la invención
Como se ha descrito anteriormente en detalle, de acuerdo con el método de división y circuito de código de Reed Solomon de la presente invención, la tabla de elemento inverso que se usó en la técnica anterior no se utiliza, se elimina el retardo de un ciclo de reloj requerida, las operaciones El funcionamiento a alta velocidad es posible incluso cuando aumenta el número de veces.
La figura 1 es un diagrama de circuito que muestra un ejemplo de configuración de una parte de un circuito de división de un código Reed-Solomon de acuerdo con la presente invención.
La figura 2 es un diagrama de circuito que muestra un ejemplo de configuración de una parte de un circuito de división del código Reed-Solomon de la presente invención.
La figura 3 es un diagrama de circuito que muestra un ejemplo de configuración de una parte de un circuito de división del código Reed-Solomon de la presente invención.
La figura 4 es un diagrama de bloques que muestra todo el circuito de división del código Reed-Solomon de la presente invención.
La figura 5 es un diagrama de bloques que muestra un ejemplo de configuración básica de un circuito de corrección de errores.
La figura 6 es un diagrama de bloques que muestra un ejemplo de configuración de un circuito de división de código Reed-Solomon convencional.
1 circuito de división del código Reed-Solomon de la presente invención
Circuito para encontrar 10 d 1
Circuito para encontrar 20 d 2
Circuito para encontrar 30 d 3
101 Y puerta
102 Y puerta
103 puerta EXOR
104 Y puerta
105 Y puerta
106 puerta EXOR
107 Y puerta
108 Y puerta
109 puerta EXOR
110 Y puerta
111 puerta EXOR
Reclamo
Al multiplicar el vector inverso de la reivindicación 1 dividendo convertido en código de Reed Solomon vector y divisor convertirse en vectores de código Reed-Solomon, el método de división del código Reed-Solomon dividiendo el primero por el segundo, que sirve como el plomo divisor la búsqueda inversa de vectores vector de código Salomón por Cramer oficial, multiplicando el vector inversa determinan los vectores de código Reed-Solomon como un dividendo, el vector del código Reed-Solomon convertirse en el dividendo Método de división del código de Solomon caracterizado por obtener un resultado de división por un vector de un código de Reed Solomon como divisor.
Escribir cada elemento de la reivindicación 2 dividendo convertido código Reed-Solomon vector .alpha.i EA1, EA2 y, AI3 ... de datos, cada elemento del vector αn código Reed-Solomon como divisor AN1, An2, an3 ... y datos, cada elemento del vector D de la resultado de la división se obtiene dividiendo el vector αi vector .alpha.n d1, d2, en el circuito de división del código Reed-Solomon que da salida a d3 ... datos, cada elemento de la inversa vector X de vector x1 .alpha.n, x2, x3 ... cada elemento del vector αn por el oficial Cramer AN1, AN2, an3 ... cada elemento del resultado y el vector αi expresa en EA1, EA2, EA3 ... y multiplicando las puertas AND de la fórmula en la que representa el resultado de la multiplicación de el hecho respectivamente para corresponder a la puerta XOR a la adición, por el circuito que constituye la entrada y las conexiones entre las puertas cada otros a la puerta de los datos de cada elemento correspondiente a la fórmula, cada elemento del vector de la d1 resultado de la división, d2, d3 ... Y un circuito para emitir la señal de salida de cada canal.
Dibujo :
Application number :1997-018353
Inventors :富士通株式会社、富士通周辺機株式会社
Original Assignee :那須学