Elemento fusible del dispositivo semiconductor
Descripción general
 Se proporciona un elemento fusible para un dispositivo semiconductor en el que el tamaño del transistor de corte se reduce para mejorar la integración. ] Y PNP transistor bipolar Q11 conectado a la terminal de emisor en el fusible F1, y conectar el terminal de la base a la terminal de colector de los transistores Q11 bipolar, un transistor bipolar NPN Q12 conectado al terminal colector al terminal de base de los transistores bipolar Q11, un transistor bipolar Q11 y un terminal de drenaje conectado al terminal de base, y de desconexión transistores S1, y un terminal fuente conectado al terminal emisor del transistor Q12 suelo bipolar, y un elemento fusible provisto. Se puede hacer fluir una corriente de corte suficiente sin aumentar el tamaño del transistor de corte S1 mediante la acción de amplificación de cada transistor bipolar.
Campo técnico
La presente invención se refiere a un elemento fusible de un dispositivo semiconductor, y más particularmente a un elemento fusible fusible eléctrico utilizado en una memoria.
Antecedentes de la técnica
En general, en los dispositivos de memoria semiconductores, las técnicas de redundancia para remediar defectos son ampliamente utilizadas. Aunque la dirección indicada o similar usando el elemento fusible cuando la redundancia se lleva a cabo, el fusible de corte en ese momento, láser aplicable corte por haz en un estado en el que el elemento fusible de un estado de la oblea o similar se expone, haciendo pasar una corriente de fusión El corte eléctrico posible es típico incluso después de cortar el paquete. Entre método de corte eléctrico, incluso me puedo quejar de la reparación después del envasado, ya que es aplicable como un programa de medios para responder a las diversas demandas de los usuarios del sistema son comúnmente utilizados actualmente. Tal fusible eléctrico (fusible eléctrico) requiere un medio de conmutación de gran capacidad separado para cada fusible a fin de suministrar la fuente de alimentación necesaria para cortar el fusible de selección. Este medio de conmutación debe diseñarse para tener alto voltaje y alta capacidad. Es decir, normalmente, si el fusible es un fusible fusible de poli-silicio o policiuro con una resistencia de varias decenas a varios cientos Omega, se requiere una alta temperatura de más de 1300 ° C a fin de soplar ellos, varias decenas a varios cientos de pico mA actual se requiere (IEEE Trans. Electrón Dispositivos, Vol. ED-29, No. 4, pp 719 724, abril de 1982, 'mecanismo de programación de PolysiliconResistor fusibles' de referencia).
Los medios de conmutación para el fusible de corte transistores MOS se utilizan, ya que la capacidad de conducción de corriente debido a su tamaño (canal ancho longitud) de los transistores MOS se determina, con el fin de fluir una corriente de corte suficiente para el fusible es considerablemente grande tamaño de los transistores No tengo más remedio que hacer. Por lo tanto, el elemento fusible se usa de forma restrictiva en términos de la influencia sobre la integración y la inestabilidad de la operación debido a la corriente máxima.
La Figura 1 muestra un ejemplo convencional de un elemento fusible, que se describe en la Patente de los Estados Unidos Núm. 4.517.583. Eso, junto con la tensión Vcc de fuente de alimentación o la tensión de alimentación Vcc del voltaje elevado Vpp ha elevado a un nivel predeterminado al terminal de salida Vout, el transistor PMOS 1 para una carga a ser controlado por el φP señal de control de corte o leer señal de control .phi.R, desde el terminal de salida Vout Y n elementos fusibles 5 conectados en paralelo a la tensión de tierra Vss constituyen un circuito de fusibles. Cada elemento fusible 5 comprende una Fi fusible conectado en paralelo al terminal de salida Vout (i = 1 n), está conectado entre el fusible Fi y la línea de fuente 2, NMOS selección transistor controlado por el corte / leer Gi tensión de control Y si. Todos los n elementos fusibles 5 tienen la misma configuración. La línea de fuente 2 está conectada a la tensión de tierra Vss (o tensión del sustrato).
elemento fusible 5 de este modo consiste en una Fi fusible y el transistor una selección Si, por ejemplo, en el caso de realizar el corte de la F1 fusible, el terminal de puerta de los transistores de selección S1 G1 tensión de escisión del nivel Vpp voltaje elevado se dejó fluir fuera de corriente debido a voltaje elevado Vpp de la PMOS de carga transistor 1 aplicando al fusible F1, un fusible F1 se corta por el aumento de temperatura debido a la corriente de corte. En este momento, cada terminal de puerta del transistor de selección S2 Sn se aplica voltaje de corte G2 Gn de 0 V, el fusible F2 Fn no está seleccionado.
Después de que el corte de fusible que está programado finalización proporcionando una? R tensión G1 voltaje de lectura y los transistores de selección S1 lectura de la PMOS de carga transistor 1, se realiza lógicamente detectar un terminal de salida Vout de acuerdo con el estado de la selección fusible F1, de estado de fusible Es leído El voltaje de lectura en esta operación de lectura es, por ejemplo, el voltaje de la fuente de alimentación Vcc y debe ajustarse por debajo de la tensión de corte. Esto se debe a que el corte erróneo del fusible y el deterioro de las características del fusible ocurren cuando la corriente de lectura generada en la operación de lectura alcanza el mismo nivel que la corriente de corte. Sin embargo, la selección transistor Si se debe a que está dimensionado para fluir la corriente original grande a fluir corriente de corte, difícil de controlar la corriente adecuada para el en la operación de lectura, por lo tanto no es creíble fiabilidad.
Por lo tanto, como se muestra en la figura 2, se ha propuesto un circuito provisto de medios de conmutación para lectura con el fin de controlar apropiadamente la corriente de la operación de lectura. Es decir, se proporciona un transistor de pequeño tamaño capaz de limitar apropiadamente la corriente además del transistor para cortar.
El circuito de fusible incluye PMOS de carga dos controles de transistores 1, 3 en el Vpp elevador de tensión y la tensión de alimentación VCC y cada φP señal de control de corte se proporciona a la señal de control de lectura .phi.R, y cada elemento fusible 5, el corte Y un transistor de lectura Ri conectado en paralelo con el transistor Si y está controlado por la tensión de control de lectura Gir. Leer transistor Ri es menor que el transistor corte Si, mientras se utiliza un transistor de corte Si ofreció tensión de corte Gip en la operación de corte, una operación de lectura utilizando los transistores R1 leidos proporcionando un voltaje de lectura Gir. Según esta configuración, puesto que la corriente leído por un elemento separado de carga 3 y el pequeño tamaño y el transistor de lectura Ri y operaciones de corte de la limitación efectiva, fiable.
Sin embargo, un aumento en el área de disposición de una combinación de un transistor Ri lectura mayor transistor de corte tamaño Si es inevitable, y hay espacio para mejora en el tiempo de supresión de la corriente de pico de corte.
Tarea de solución
A la vista de la técnica anterior anterior, la presente invención proporciona un elemento fusible para un dispositivo semiconductor en el que se reducen los medios de interruptor de corte. Se proporciona un fusible eléctrico para un dispositivo semiconductor capaz de suprimir una corriente máxima en una operación de corte. Se proporciona un circuito de fusibles con alta fiabilidad que utiliza dicho elemento fusible.
Solución
La presente invención para este propósito, como un elemento de fusible formada en un sustrato semiconductor, que consta de las primeras regiones de impurezas y regiones segundo de impurezas de un segundo tipo de conductividad formada para sándwich de la región de canal en la primera conductividad en forma de un pozo proporcionar un transistor de efecto de campo, el pozo y la primera, un transistor bipolar que comprende una segunda región de la impureza, y la capa fusible conectado eléctricamente a dicha primera región de la impureza, el elemento fusible se caracteriza porque comprende al menos . Alternativamente, tal como un elemento de fusible formada en un sustrato semiconductor, una primera región de impureza y una segunda región de impurezas del segundo tipo de conductividad formada para sándwich de la región de canal en la primera conductividad en forma de un pozo, la primera región impureza Una tercera región de impurezas del primer tipo de conductividad formada, una capa de electrodo en la región del canal y una capa de fusible conectada eléctricamente a la tercera región de impurezas .
Y de acuerdo con la presente invención, en el circuito de fusible para un dispositivo semiconductor, un fusible para estar provisto de un voltaje predeterminado, el fusible y el primer transistor bipolar conectado al terminal emisor, un terminal de base al terminal colector del primer transistor bipolar conectados, y un segundo transistor bipolar conectado al terminal colector al terminal base de dicho primer transistor bipolar, y un terminal de drenaje conectado al terminal de la base de dicho primer transistor bipolar, el terminal de origen al terminal emisor de dicho segundo transistor bipolar Y un transistor cortado conectado a tierra, incluyendo el circuito de fusibles uno o más elementos fusibles. En este caso, es preferible incluir además un transistor de lectura conectado al elemento fusible desde el terminal base del primer transistor bipolar a tierra.
También de acuerdo con la presente invención, el patrón de fusible del sitio de escisión, es más ancha que la anchura del modelo de fusible, un patrón de contacto que tiene un área de contacto de la conexión del cable, el fusible eléctrico para un dispositivo semiconductor que consiste en el patrón de fusible Y el patrón de contacto está en contacto con el patrón de contacto de 85 ° 95 °.
Los efectos operacionales y similares de dicho elemento fusible según la presente invención se describirán con referencia a las siguientes realizaciones.
Ejemplos
En lo sucesivo, las realizaciones de la presente invención se describirán en detalle con referencia a los dibujos adjuntos. Incidentalmente, las partes comunes en la figura se indican con los mismos números de referencia.
En el circuito de fusible de la presente forma de realización mostrada en la Fig. 3, PMOS transistor 1 del elemento de carga está conectada de la tensión Vcc de alimentación o el Vpp voltaje elevado a la salida Vout, y es controlado por el φP señal de control de corte o leer .phi.R señal de control. Luego, entre el terminal de salida Vout (el terminal de drenaje del transistor PMOS de carga 1) y la línea de la fuente 7 se conecta a tierra a la tensión de tierra Vss, se proporciona n-número de elementos fusibles 6 conectados en paralelo. El voltaje impulsado Vpp se obtiene aumentando la tensión de suministro de potencia Vcc de la memoria a un nivel predeterminado usando una bomba de carga o similar.
Cada elemento fusible 6, uno Fi fusible (i = 1 n), 1 solo transistor PNP bipolar Qi1, NPN tipo transistor bipolar Qi 2, una disposición similar que comprende una transistores de desconexión Si, y leer transistor Ri. El fusible Fi está conectado al terminal de salida Vout, y el fusible Fi está conectado al terminal emisor del transistor bipolar PNP Qi 1. El terminal colector del transistor PNP bipolar Qi1 está conectado a la terminal de base del transistor NPN bipolar Qi2, también el terminal del colector del transistor bipolar NPN Qi2 está conectado al terminal de base del transistor bipolar PNP Qi1. Desconexión de transistores Si se controlan para el terminal de puerta recibe la tensión de desconexión Gip tiene un terminal fuente conectado al terminal de emisor del transistor NPN bipolar Qi2 a la tensión de tierra con el terminal de drenaje está conectado al terminal de base del transistor bipolar PNP Qi1 Está conectado a Vss. Leer transistor Ri que se controla mediante la recepción de un voltaje de lectura Gir el terminal de puerta, un terminal fuente conectado a la línea de la fuente 7 con el terminal de drenaje está conectado al terminal de base del transistor bipolar PNP Qi1. Debe observarse que el transistor de lectura Ri puede formarse para conectar el terminal de drenaje al fusible Fi.
El transistor bipolar PNP Qi 1 y el transistor bipolar NPN Qi 2 existen en la región de formación del transistor de corte de tipo MOS Si. El transistor de corte Si puede ser más pequeño que el convencional.
4 es un ejemplo de una estructura en sección cuando el elemento fusible 6 mostrado en la figura 3 está integrado en un sustrato semiconductor. Que en la figura, la configuración excepto por el transistor de lectura Ri, fusiona Fi, muestra una vista en sección transversal de un transistor bipolar PNP Qi1, NPN transistores bipolares Qi 2, y los transistores de desconexión de Si.
De tipo P así 12 se forma en el tipo bien N 11 del sustrato semiconductor de tipo P 10, en el pozo de tipo P 12, forma N- región de difusión 13 y N + forma región de difusión 14 se forma entre sí por una región de canal Ahí Entonces, la región 15 de difusión de tipo P + se forma en la región 13 de difusión de tipo N para formar una unión N- / P + PN. Actúa como una región de canal de la región de sustrato de desconectar los transistores de Si entre la región de difusión forma N- 13 y la región de difusión N + 14 forma, la puerta de esta región de canal capa de electrodo de polisilicio 16 se forma cortando transistor Si Es una terminal. La capa 16 de compuerta de polisilicio está aislada del sustrato por una capa aislante 17 (película aislante de compuerta). Por lo tanto, la forma N- región de difusión 13 y N + forma región de difusión 14 se convierte en un drenaje y fuente bornes de los transistores de desconexión Si, los medios de conmutación de corte es una de canal n MOS transistor. La región de difusión del tipo N + 14 está conectada a la tensión de tierra Vss a través de la tercera capa de metal 21.
Mientras tanto, el terminal de base de la región de difusión forma N- 13, el terminal emisor de las regiones p + de difusión 15 están transistor bipolar PNP Qi1 está formado como un terminal de colector del pozo de tipo P 12, también forma N- región de difusión 13 Está formado como un terminal de colector, el pozo de tipo P 12 como un terminal de base, y la región de difusión de N + 14 como un terminal de emisor.
Polisilicio capa fusible 18 que sirve como el Fi fusible es sí rodeado por una capa aislante 17 formada sobre el sustrato semiconductor 10, un extremo a través de la primera capa de metal 19 para conectar el orificio de contacto está conectado al terminal de salida Vout, conectados por un orificio de contacto Y el otro extremo está conectado a la región de difusión de tipo P + 15 a través de la segunda capa de metal 20.
forma N- región de difusión 13 a un voltaje de aceleración de 80 [keV], las impurezas tales como la implantación de fósforo se difunde así formado para tener una concentración de impurezas de 5 x 1013 [iones / cm @ 2], también, P + forma difusión región 15 a un voltaje de aceleración de 40 [keV] para difundir impurezas tales como boro (boro) para tener una concentración de impurezas de 2 x 1015 [iones / cm @ 2] formadas.
Se describirá la operación del programa en el caso de cortar el fusible Fi en la realización mostrada en las Figuras 3 y 4. tensión de corte predeterminada Gip lleva a cabo el corte transistor Si al ser aplicado al terminal de puerta 16 de los transistores de desconexión Si, de este modo, la corriente suministrada a través de la PMOS de carga transistor 1, un Fi fusible, tipo PNP transistor bipolar Qi1 , Y el transistor de corte Si al voltaje de tierra Vss. La corriente generada en este momento actúa como la corriente de base del transistor bipolar PNP Qi1 determinada de acuerdo con la capacidad de excitación actual del transistor de corte Si.
La corriente de base del transistor bipolar PNP Qi1 Ib1, cuando la corriente de colector es Ic1, la corriente de factor de amplificación HFE es Ic1 / Ib1 Desde Ic1 = × HFE Ib1. Si se diseñan actual HFE factor de amplificación a 10, la corriente que fluye a la tensión de tierra Vss a través de la terminal del colector (= de tipo P así 12), de tipo P a través de la terminal de drenaje de los transistores de desconexión SI son NMOS (= forma de N región de difusión 13) 10 veces la corriente que fluye al pozo (pozo P de bolsillo) 12. Por lo tanto, incluso si se reduce el tamaño del transistor de corte Si, puede fluir una corriente de corte suficiente para cortar el fusible.
A continuación, el colector de corriente Ic1 del transistor bipolar PNP Qi1 que fluye de tipo P así 12 se convierte en una base actual Ib2 del transistor bipolar NPN Qi 2. Cuando el colector de corriente Ic1 fluye a través del pozo de tipo P 12, una caída de tensión de sólo el Ic / Rb por la Rb resistencia en el pozo de tipo P 12 en el interior como ocurre región en masa, la tensión mayor, de tipo P así 12 y el N + construido tensión (incorporado) de P- / N + región de unión formado por la región de forma de difusión 14, por ejemplo, se convierte en más de 0,6 V, P / N + polarización directa se aplica a la región de unión. Entonces, la corriente fluye a la tensión de tierra Vss a través del terminal de origen del terminal emisor, es decir, los transistores de desconexión de Si de un transistor bipolar NPN Qi 2. En este proceso, la acción de amplificación del transistor bipolar NPN Qi 2 también funciona, y más corriente fluye al voltaje de tierra Vss. Es decir, un P- / N + región de unión de polarización directa de las regiones N + forma de difusión 14 de una gran cantidad de electrones se inyectan en el pozo de tipo P 12, en la cantidad inyectada de electrones, un terminal de drenaje de la desconexión transistores Si Y exhibe una acción de retroalimentación de permitir que fluya más corriente en el pozo de tipo P 12 por ionización de impacto. Tal operación de realimentación de la amplificación de corriente continúa hasta la desconexión del fusible F1.
Con el fin de estabilizar la acción de retroalimentación de amplificación de corriente, es importante que el transistor bipolar NPN Qi2 no es el factor de amplificación de corriente del transistor PNP bipolar Qi1 está diseñado para funcionar a una tensión baja. Es decir, el tamaño de la desconexión transistores Si by puede fluir una cantidad suficiente corriente de la corriente que fluye en el pozo de tipo P 12 (al menos la cantidad actual transistor de corte a haber momentos HFE la corriente de drenaje de Si) independientemente de la tensión de tierra Vss en la operación de corte fusible el se puede reducir, también, porque la corriente de HFE factor de amplificación del transistor bipolar PNP Qi1 puede variar de acuerdo con la anchura de la base determinado por el daño de ataque químico y el tratamiento térmico condición de la región de difusión P + forma 15 y la forma N- región de difusión 13 Ahí Spaced con el fin de bajar el encendido de voltaje del transistor NPN bipolar Qi2, como se muestra en la Fig. 4, la parte del pozo de tipo P 12 que sirve como una región de base del transistor bipolar NPN Qi2 de sustrato de semiconductor de tipo P 10 y la N-tipo bien 11 Para aumentar la resistencia Rb del pozo de tipo P 12.
Como resultado, la cantidad actual de 10 veces la corriente a través del terminal de drenaje de los transistores de desconexión Si fluye dentro del pozo de tipo P 12, la corriente es cantidad adicional suficiente por la acción de retroalimentación de amplificación de corriente de un transistor bipolar NPN Qi2 A la tensión de tierra Vss, de modo que el tamaño del transistor de corte Si se puede reducir al factor de amplificación de corriente hfe del transistor bipolar o menos. Además, dado que cada transistor bipolar es un elemento vertical, no afecta el área de diseño, por lo que es muy excelente en integración.
Por cierto, si la toma de tensión suficientemente alta de corte Gip no es necesario formar un transistor bipolar PNP Qi1, tipo NPN bipolar transistor Qi2 se lleva a cabo por la corriente de fuga entre la región de difusión forma N- 13 y la de tipo P así 12 También es posible configurarlo. Esta característica utiliza el fenómeno de snapback del transistor MOS.
La operación de lectura en el circuito de la figura 3 es la misma que en el caso de la fig.
Por otra parte, cuando el conjunto más grande área de unión de drenaje de corte transistor de Si en comparación con calentar el área de radiación de la Fi fusible, se puede prevenir el fenómeno de que la unión de drenaje se rompe antes de cortar el Fi fusible. Cuando la temperatura en el fusible Fi aumenta, el calor se disipa en la capa aislante 17 que rodea la capa fusible de polisilicio 18. Por lo tanto, al reducir esta zona de divergencia, se puede mejorar la fiabilidad del transistor de corte Si y la corriente máxima en el momento de cortar el fusible se puede reducir aún más.
La figura 5A muestra la forma en planta del fusible convencional Fi, y la figura 5B muestra la forma plana del fusible Fi en la presente realización.
5A
Figura 5B
Como se muestra en la Figura 5B, con el fin de hacer que la temperatura se eleva abruptamente debido a un rápido cambio en la resistencia en la posición de corte una Fi fusible es un patrón de polisilicio en la posición de corte una capa rectangular, metálico 19, 20 en la posición de corte a donde los dos patrones de contacto 26 y 28 que forman las regiones de contacto 25 y 27 están en contacto con el patrón de fusibles b se ajusta a 85 ° 95 °. En contraste, en el caso de la figura 5A convencional, porque el patrón de polisilicio inclinado a tener corte θc ángulo es más grande en la posición de corte un fusible Fi, área de divergencia es más ancha que el caso de la Fig. 5B, el aumento de temperatura lento .
5A
Figura 5B
En la realización anterior, la lectura, el uso de los transistores NMOS como los transistores de la desconexión, es por supuesto posible utilizar un transistor PMOS (sustrato en este caso, los pozos, tipo de conductividad tal como opuesto región de difusión )
Efecto de la invención
La figura 1 es un diagrama de circuito que muestra un ejemplo de un elemento fusible convencional.
La figura 2 es un diagrama de circuito que muestra otro ejemplo de un elemento de fusible convencional.
La figura 3 es un diagrama de circuito que muestra una configuración de un elemento fusible según la presente invención.
La figura 4 es una vista en sección transversal que muestra una estructura en sección transversal de una parte principal del elemento fusible de la figura 3;
La figura 5 es una vista en planta que compara formas planas de un fusible convencional y un fusible de la presente invención.
6 elemento fusible
Sustrato semiconductor tipo 10 P
Tipo 11N bien
Pozo tipo 12 P (terminal colector del transistor bipolar PNP, terminal base del transistor bipolar NPN)
13 Región de difusión tipo N (terminal de base del transistor bipolar PNP, terminal colector del transistor bipolar NPN)
14 región de difusión de tipo N + (terminal emisor del transistor bipolar tipo NPN)
15 región de difusión de tipo P + (terminal de emisor de transistor bipolar tipo PNP)
16 capa de compuerta de polisilicio (terminal de puerta del transistor de corte)
17 Capa aislante
18 Capa de fusible de polisilicio (fusible)
19, 20, 21 capa de metal
25, 27 región de contacto
26,28 patrón de contacto
Fusible Fi (F1 Fn)
Transistor de corte Si (S1 Sn)
Transistor de lectura Ri (R1 Rn)
Transistor bipolar tipo Qi1 (Q11 Qn1) PNP
Qi 2 (Q 12 Qn 2) Transistor bipolar NPN
Tensión de corte Gip (G1p Gnp)
Voltaje de lectura Gir (G1r Gnr)
Reclamo
Un elemento de fusible que se forma en el sustrato semiconductor reivindicación 1, un transistor de efecto de campo que comprende una primera región de impureza y una segunda región de impurezas del segundo tipo de conductividad formada para sándwich de la región de canal en la primera conductividad en forma de un pozo , Un transistor bipolar que incluye el pozo y la primera y segunda regiones de impurezas, y una capa de fusibles conectada eléctricamente a la primera región de impurezas.
Un elemento de fusible que se forma en el sustrato semiconductor reivindicación 2, en una primera región de impureza y una segunda región de impurezas del segundo tipo de conductividad formada para sándwich de la región de canal en la primera conductividad en forma de pozos, la primera impureza elementos fusibles a la tercera región de impurezas del primer tipo de conductividad formada en la región, y una capa de electrodo en la región de canal, una capa fusible conectado eléctricamente a dicha tercera región de impureza, caracterizado porque comprende una .
En el circuito de fusible para la reivindicación 3 dispositivo semiconductor, se conecta el fusible para ser provisto de un voltaje predeterminado, el fusible y el primer transistor bipolar conectado al terminal emisor, un terminal de base al terminal colector del primer transistor bipolar, la un segundo transistor bipolar conectado al terminal colector al terminal de base del primer transistor bipolar, y un terminal de drenaje conectado al terminal de la base de dicho primer transistor bipolar, y un terminal fuente conectado al terminal emisor de dicho segundo transistor bipolar está conectado a tierra En el que dicho circuito de fusibles comprende uno o más elementos fusibles que incluyen cada uno un transistor cortado.
4. Circuito de fusibles según la reivindicación 3, que comprende además un transistor de lectura conectado al elemento fusible desde el terminal de base del primer transistor bipolar al suelo.
Un patrón de fusibles de la reivindicación 5 sitio de escisión, es más ancha que la anchura del modelo de fusible, un patrón de contacto que tiene un área de contacto de la conexión del cable, el fusible eléctrico para un dispositivo semiconductor que consta de dicho patrón de fusible y el patrón de contacto Donde un ángulo de corte de una parte donde el fusible eléctrico está en contacto con el fusible eléctrico es de 85 ° 95 °.
Dibujo :
Application number :1997-017878
Inventors :三星電子株式会社
Original Assignee :崔定▲ひゅく▼、李定衡、金東浚