Circuito de alivio de fallas para la memoria de semiconductores
Descripción general
 fallo de corriente de mantenimiento causado proporcionar alivio pobres circuito de alivio que sea capaz de columnas que estar relacionado con célula del sistema de energía de la célula de memoria. ] Realiza el control de la fuente de alimentación a la línea de potencia de célula para cada columna proporciona un gran número de células de energía de la célula de memoria estática 30 en la disposición de dirección de la columna, el circuito de reparación 400 para la realización de controles de circuito de carga de línea de bit 20. El circuito de reparación 400 proporciona una tensión de alimentación a la línea de potencia de célula en ausencia de defectos, un primer inversor 402 para proporcionar un voltaje de tierra para la línea de energía celular cuando se produce un fallo, el inversor 402 da salida a la tensión de alimentación el circuito de carga de línea de bit 20 se enciende cuando el inversor 402 y el segundo inversor 403 para apagar el circuito de carga de línea de bit 20 cuando la salida del voltaje de tierra, en la configuración. La entrada del primer inversor 402 se establece desconectando el fusible F 31.
Campo técnico
La presente invención se refiere al modo de espera de corriente (corriente de espera) de chip defectuoso técnica de reparación de una memoria de semiconductores.
Antecedentes de la técnica
En general, se encuentra entre la corriente de memoria de semiconductores es productos SRAM críticos como, valores característicos también aumenta las células de memoria por 4 veces se requiere una capacidad de corriente de espera para reducir o si el mismo grado. Por lo tanto, disminuye el rendimiento debido al modo de espera fallo actual se ha convertido en una de las principales causas que afectan a la productividad. Por lo tanto, una vez incluso si se encuentra una corriente de espera defecto en el estado de oblea, que es una tecnología universal, tiende a alivio recientemente como un chip normal, mediante la sustitución de la falta de corriente de mantenimiento para hacer que la celda a la celda redundante.
La memoria de semiconductor de importancia de espera actual, especialmente si la SRAM como un ejemplo, para tener la causa de la falla de corriente de mantenimiento se divide ampliamente en la matriz de células de memoria y la porción de circuito periférico. Si los circuitos periféricos se inducen fallo de corriente de espera, debido a la corriente de fuga excesiva del dispositivo activo que comprende por lo general un transistor que constituye un circuito periférico, o similares por conexión interna significa el uno al otro la conexión incorrecta entre los circuitos Es bien sabido que es la razón principal. Tal condición de fallo proceso anormal temporal, o una vez generada por los factores externos, tales como partículas (partículas), debe ser reemplazado con el circuito defectuoso al circuito normal, lo que Ya circuitos periféricos adicionales No se puede hacer a menos que tenga medios de conexión interna adicionales, lo cual no es realista.
Por otro lado, cuando se induce la matriz de células de memoria fallo de corriente en espera se describirá con referencia a la figura. 1 es una configuración de circuito de una célula de memoria 30 de un circuito de carga de línea de bit SRAM general 20 se muestra.
En la disposición ilustrada, el nodo fuente de corriente está conectado a la célula de memoria 30 puede inducir la falta de corriente de mantenimiento es el nodo de conexión 32, 33 y la potencia de célula (Cell Power) nodo 31 entre el par de línea de bit BL / BLB . El nodo 31 que recibe el elemento de potencia de célula que tiene un componente de alta resistencia o esta y la corriente de medios de limitación está conectado similares, el nodo de células indicado al terminal de drenaje del transistor de acceso 36, 37 (nodo de la célula) en datos limitados CD34 / CDb35 Se suministra una corriente de sostenimiento. La fuente de corriente conectado a un nodo de conexión 32 y 33 del par de línea de bit BL / BLB (circuito de carga 20 en este caso), la corriente eléctrica para mantener el voltaje establecido el par de líneas de bits BL / BLB en el estado de espera. Si tal fuente de corriente es un fallo de corriente de espera de fuente de inducción, la Figura 2 muestra el circuito para aliviar esto.
La Figura 2 es un circuito para aliviar esto cuando existe una causa para el fracaso de corriente de espera en una matriz de células de memoria como se describe anteriormente, una fuente de corriente conectado a una línea de bits de espera actual fracaso de fuente de inducción (carga línea de bits es decir Cuando el circuito se convierte en una fuente de una mala corriente), es un circuito para aliviar esto.
Como se ilustra, un F11 fusible conectado entre tierra y la resistencia de carga alta (HIGHRESISTIVTY LOAD) están conectados respectivamente al circuito de carga 20 en las columnas, constituye un defecto ahorro de circuito 50. circuitos de alivio de tal defecto 50 características, corriente de espera causando el fallo se eliminan selectivamente fuente de corriente para suministrar una corriente a la columna que incluye la celda de memoria 30 o la célula de memoria 30, la anormal a través de la columna defectuoso De este modo, evita que fluya la corriente de reserva. Por supuesto, en este momento, una columna defectuosa se puede reemplazar con una columna redundante. Las normales circuitos de alivio de defecto del circuito y difiere fundamentalmente es que apagar la operación del circuito de carga de línea de bit situado en la columna defectuoso.
En la Figura 2, por ejemplo, si la columna Column11 se encuentra en modo de espera actual fracaso, cortando el transistor M11, el F11 fusible que está conectado a la puerta de M12 en los circuitos de carga 20 de la columna. Luego, a la puerta del circuito de carga de línea de bit 20 de la columna Column11 será lógica 'alta' se aplica, los transistores M11, M12 están apagados. Por lo tanto, se detiene el suministro de corriente a la línea de bits relevante considerada como defectuosa. El circuito mostrado en la figura 2 se describe con detalle en la patente de los Estados Unidos Nº 4.587.639.
Sin embargo, el circuito de la Fig. 2 es una técnica para prohibir el funcionamiento del circuito de carga de línea de bit 20, el fallo de corriente de mantenimiento que se produce a través del nodo de energía de pila 31 de la Fig. 1 tiene un problema que no puede ser reparado. La figura 3 muestra un circuito de alivio de fallos 60 de una falla de corriente en espera propuesta para resolver este problema.
Defecto circuito de ahorro de la Figura 3 60 incluye un fusible F21 conectadas respectivamente a la fuente de alimentación transistor de transmisión de tensión y para transmitir la respuesta a la señal aplicada Pb de la lógica 'bajo'. Los circuitos de alivio de defecto 60 tecnología conecta la línea de potencia de célula de la matriz de células de memoria fila (fila) 1 sola dirección o dividido por cualquier número de filas, se suministran a la fila que contiene las células de fallo de corriente de espera o células defectuosas rompiendo el poder celular, para prevenir la aparición de insuficiencia corriente de espera causado por las conexiones de energía celular en la dirección de celda o fila defectuosa. Por lo tanto, es posible para remediar la insuficiencia de corriente de mantenimiento causado por filas para cortes de energía celular y Deitch la fila redundante. Por ejemplo, si la fila ROW21 de 3 se encuentra en modo de espera actual fracaso, el poder de células conectado a la celda de memoria correspondiente a la fila es interrumpida por el corte de la F21 fusible, la fuente de alimentación a la célula de memoria correspondiente se corta . Las técnicas de eliminación de corriente de espera de fallo causado, como en la figura 3 se describen en mayor detalle en EE.UU. Pat. No. USP4,639,895.
Tarea de solución
Cuando la reparación de un fallo de corriente en espera por el circuito de alivio defecto convencional, unidad de columna técnicas de alivio de 2, ya que la técnica 3 es la reparación de una unidad de baja, aliviado simultáneamente ambas líneas de precarga y el sistema de energía de células Para hacerlo, se deben llevar a cabo remedios dobles para columnas y filas. Además, no se fusionan y circuitos asociados proporcionado dentro del dispositivo de memoria al doble, hay un problema que hay que resolver, que también afecta a la propiedad de acumulación. Tal diseño de memoria doble relieve es muy compleja y también se ha convertido en factores que reducen la productividad para complicar el proceso.
Solución
La presente invención se ha realizado para resolver los problemas de la técnica convencional, el fallo de corriente de espera alivio de chip, si los pobres pueden ser aliviados incluso en columnas de causa de fallo está relacionado con la célula del sistema de potencia de la celda de memoria De este modo, proporciona un circuito de alivio.
Es decir, de acuerdo con la presente invención, se proporciona en la reparación de circuito de defectos de una memoria de semiconductor tal tiene una SRAM tiene una celda de memoria, el poder de células a un gran número de células de memoria en la disposición de dirección de la columna para el almacenamiento de datos mediante la aplicación de una corriente a través de la energía de célula Se realiza el control de la fuente de alimentación a la línea de potencia de célula para cada columna, y realiza el control de conducción del circuito de carga de línea de bit.
En la presente invención como su un aspecto proporciona una tensión de alimentación a la línea de potencia de célula cuando no defectuoso, y los medios de control de potencia de célula para proporcionar un voltaje de tierra para la línea de energía celular cuando se produce un fallo, es el medio de control de potencia de célula el circuito de carga de línea de bit se pone en oN cuando la salida la tensión de alimentación, el control de potencia de célula significa proporcionar un circuito de alivio de defectos y un medio de control de conducción para apagar el circuito de carga de línea de bit cuando la salida un voltaje de tierra. Tal control de potencia de célula significa ser cambios de voltaje de entrada por el elemento de fusible, la tensión de salida de acuerdo con esta compuesto de un primer inversor proporcionando a la línea de potencia de célula y la realización de medio de control entradas la salida de dicho primer inversor Y un segundo inversor para controlar el circuito de carga de línea de bit de acuerdo con esto como un voltaje.
Además, en la presente invención como otro aspecto, un circuito de alivio con el fin de realizar en respuesta a la de control de conducción del control de fuente de alimentación y el circuito de carga de línea de bit a la línea de potencia de célula a una señal predeterminada. En este caso, el circuito lógico para el cálculo de una señal predeterminada, y el control de potencia de célula de medios para proporcionar una tensión de fuente de alimentación o la tensión de tierra a la línea de potencia de célula de acuerdo con la salida del circuito lógico, el circuito de carga de línea de bit de acuerdo con la tensión de salida de los medios de control de potencia de célula Y encender / apagar la energía eléctrica del motor eléctrico. Específicamente, es posible puerta NOR circuito lógico, la unidad de inversor de control de potencia de células y a los medios de control de conducción y la puerta NAND a la señal de precarga de línea de bit como la otra entrada. Una de las señales predeterminadas introducidas en la puerta NOR puede ser una señal de descodificación de direcciones de columna. Otros señal de entrada en este momento la puerta NOR, y similares se puede utilizar la señal de selección de modo para la designación de un modo de prueba. También en este caso, es aconsejable proporcionar un elemento fusible para establecer la tensión de entrada predeterminada para el control de potencia de célula significa al deshabilitar una salida del circuito lógico.
Ejemplos
En lo sucesivo, las realizaciones de la presente invención se describirán en detalle con referencia a los dibujos adjuntos. Los elementos comunes a cada figura se describen con los mismos números de referencia. Además, si bien indican muchos detalles en la descripción siguiente, que se se ofrecen más para la comprensión general, la idea técnica de la presente invención ciertos tales detalles limitar la presente invención No es algo que deba hacerse.
En esta realización, se describirá un circuito de alivio de defectos aplicado a una SRAM como un ejemplo. Una realización de un circuito de alivio defecto en la Fig. 4 muestra otra realización de un circuito de alivio defecto en la fig.
La figura La cuarta configuración, la energía de célula suministrada a cada celda de memoria 30, Yes ser suministrado en columnas a través de la línea de potencia de célula (CELLPOWERLINE), sujetos a la línea de energía de pila de circuitos de cada relieve de defectos 400 de cada columna Ahí Los circuitos de alivio de defecto 400 incluye una resistencia de tensión de alimentación 401 y el F31 elemento fusible se proporciona en serie a la tensión de toma de tierra del conectado al punto de conexión de las resistencias 401 y el elemento fusible F31, cortando los F30 elementos fusibles a la línea de potencia de célula fuera de la primera inversor 402 de los medios de control de potencia de célula para detener el suministro de energía, conectados en cascada para el primer inversor 402, un par de transistores de carga M31, M32, de acuerdo con la tensión de salida de la primera salida del inversor 402 cortando un F30 elemento fusible Y un segundo inversor 403 de medios de control de conducción para controlar la conducción de la batería. También es posible proporcionar el elemento fusible F 31 en la posición de la resistencia 401.
4, por ejemplo, cuando la columna Column31 está causando el fallo de corriente de espera, el F31 elemento fusible de circuitos de alivio de defectos 400 proporcionados en la columna mediante corte por rayo láser o el corte eléctrico. Por lo tanto la línea de potencia de célula se convierte en inversor 402 es una lógica 'bajo' de salida es el nivel del suelo, por lo tanto, la fuente de corriente del nodo de energía de pila 31 de la Fig. 1 se corta. El inversor 403 de acuerdo con la lógica de salida 'baja' del inversor 402 se convierte en una salida lógica 'alta'. En consecuencia, el transistor PMOS M31 par que constituye el circuito de carga 20, M32 está apagado, los pares de líneas de bits fuente de corriente también se cortan.
Columna Column31 de espera actual fracaso por el punto de corte de potencia por el circuito de alivio de fallo 400 está eléctricamente desconectado de la fuente de corriente, no se induce fallo de la corriente de espera. Luego, la columna se sustituye por la columna redundante. Pueden ser para la redundancia utilizando técnicas bien conocidas, sería ni siquiera se describirá específicamente.
circuitos de alivio de la figura de defectos 500 mostrado en la 5 pretende que recordar también los de selección de columna funciones para tales ensayos, la puerta NOR 501 está previsto para el cálculo de una selección barras de señal opción y el COL señal de selección de la columna, la salida de la puerta NOR 501 es un fusible Y es una entrada al inversor 503 de los medios de control de potencia de la celda a través del elemento F41. Una resistencia 502 está conectada a la entrada del inversor 503 desde la tensión de la fuente de alimentación. La salida del inversor 503 es la entrada a la puerta NAND 504 juntos enviado a la línea de potencia de célula de la unidad de columna. La puerta NAND 504 de los medios de control de conducción calcula una señal de precarga prech salida del inversor 503, controlando el par de transistores de carga M41, M42 del circuito de carga 20.
Un circuito de reparación de defectos 500 de la Fig. 5, el inversor de corte 503 es una salida lógica 'baja' del elemento fusible F 41, la puerta NAND 504 se convierte en una salida lógica 'alto', la fuente de corriente debido a la energía de célula y el circuito de carga 20 en las columnas Está cortado. El Además, no es el seleccionable corte de energía / conexión cualquier columna de acuerdo con la lógica de la selección de barras de señal opción y el COL señal de selección de columna. Es decir, la lógica de entrada 'baja' cuando la prueba usando una señal de selección de modo para la selección de bar señal ejemplo opción de ejecución determinado de prueba, se introduce apropiadamente la COL señal de selección de la columna por medio de señales de decodificación de dirección de columna, que la columna distinta de la columna seleccionada de acuerdo a establecer el estado de conexión de alimentación a la columna seleccionada mientras ajusta el estado de apagado, es posible inspeccionar el fallo de corriente de espera. En este momento, si también apropiadamente la entrada Prech señal de precarga, también deficiente debido al circuito de carga 20, de manera que el examen simultáneo.
Efecto de la invención
Según circuito remedio defecto de la presente invención, se hace posible reparar en las columnas tanto sistema de líneas de precarga y de energía de células, por otra parte, ya que es posible llevar a cabo la reparación de ambos con un elemento fusible, El alivio se puede llevar a cabo fácilmente en comparación con la técnica anterior, y la integración es excelente.
La figura 1 es un diagrama de circuito que muestra una estructura básica de célula de memoria de una SRAM.
La figura 2 es un diagrama de circuito que muestra un circuito de alivio de defectos convencional de un sistema de precarga.
La figura 3 es un diagrama de circuito que muestra un circuito de alivio de defectos convencional de un sistema de potencia de celda.
La figura 4 es un diagrama de circuito que muestra una realización de un circuito de alivio de defectos de acuerdo con la presente invención.
La figura 5 es un diagrama de circuito que muestra otra realización de un circuito de alivio de defectos de acuerdo con la presente invención.
400, 500 circuito de alivio de fallas
402, 503 medios de control de potencia de celda
403, 504 medios de control de conducción
Elemento fusible F 31, F 41
Reclamo
Un circuito de defectos reparación de una memoria de semiconductor que tiene una celda de memoria para el almacenamiento de datos mediante la aplicación de una corriente por la reivindicación 1 de potencia de célula, la potencia a la línea de potencia de célula para cada columna proporciona una potencia de célula a un gran número de células de memoria en la disposición de dirección de la columna Y se realiza un control de conducción del circuito de carga de línea de bit.
Para proporcionar una tensión de alimentación a la línea de potencia de célula en ausencia de la reivindicación 2 defectuoso, y los medios de control de potencia de célula para proporcionar un voltaje de tierra a la línea de potencia de célula cuando hay un defectuoso, el control de potencia de células significa salidas la tensión de alimentación el circuito de carga de línea de bit se activa cuando, circuitos de alivio de defecto según la reivindicación 1, que comprende además una, un medio de control de conducción para apagar el circuito de carga de línea de bit cuando los medios de control de potencia de célula de salida a una tensión de tierra.
medios de control de potencia reivindicación 3 celda que se está cambios de voltaje de entrada por el elemento de fusible está configurado para tensiones de salida de acuerdo con esto desde el primer inversor que debe proporcionarse a la línea de energía celular, el control de conducción significa entradas la salida de dicho voltaje primer inversor Este acuerdo defecto ahorro de circuito según la reivindicación 2, en el que y un segundo inversor para controlar el circuito de carga de línea de bit como.
ahorro de circuito según la reivindicación 1, caracterizado porque capaz de realizar en respuesta a la de control de conducción del control de fuente de alimentación y el circuito de carga de línea de bit según el aspecto 4 línea de potencia de célula a una señal predeterminada de defectos.
Un circuito lógico para el cálculo de las reivindicaciones 5 señal predeterminada, y el control de potencia de célula de medios para proporcionar una tensión de fuente de alimentación o la tensión de tierra a la línea de potencia de célula de acuerdo con la salida del circuito lógico, el circuito de carga de línea de bit de acuerdo con la tensión de salida de los medios de control de potencia de célula Y encender / apagar el primer elemento de conmutación y el segundo elemento de conmutación.
6. circuito lógico puerta NOR, control de potencia de célula significa inversor y el defecto reparación de circuito según la reivindicación 5, en el que los medios de control de conducción es una puerta NAND a la otra entrada de la señal de precarga de línea de bit.
7. lógica del circuito de alivio defecto circuito de acuerdo con la reivindicación 5 o la reivindicación 6 en el que proporcionar el elemento fusible para establecer la tensión de entrada predeterminada a los medios de control de potencia de célula mientras que la desactivación de una salida.
Dibujo :
Application number :1997-017194
Inventors :三星電子株式会社
Original Assignee :南孝潤、徐英豪