Un circuito generador de voltaje constante de un dispositivo de memoria semiconductor
Descripción general
 Se proporciona un circuito generador de tensión constante en el que una velocidad de salida de tensión constante al encender es rápida y el consumo de corriente en modo de espera o similar se suprime. ] Y una unidad de salida push-pull para la salida de la operación push-pull unidad sesgo presión parcial en la tensión constante desde el nodo N4 Vcc / 2 de acuerdo con un voltaje de polarización por que se proporciona entre el Vcc y Vss, tire para tirar hacia arriba el nodo N4 con Vcc una unidad de recogida 27, después de operar la unidad de pull-up 27 en la aplicación de Vcc, una unidad de control 29 para inhibir el funcionamiento de la sección de pull-up 27 cuando la tensión en el nodo N4 para alcanzar el nivel de la tensión de control pull-up de la N8 nodo, . Realiza rápido pull-up de N4 nodo por la unidad de pull-up 29 durante el arranque, la operación de la unidad de pull-up 27 y la unidad de control 29 después de que la tensión de salida del nodo N4 se convierte en nivel constante se detiene.
Campo técnico
La presente invención se refiere a un circuito generador de tensión constante utilizado en un dispositivo de memoria semiconductor.
Antecedentes de la técnica
Debido a la alta integración del dispositivo de memoria semiconductor, el tamaño del transistor se ha minimizado y, en consecuencia, la película de óxido se adelgaza. Por lo tanto, para proteger el dispositivo, el dispositivo de memoria de semiconductor tiende a tener una alta integración y el voltaje de funcionamiento en el chip tiende a ser bajo. Esta tensión de funcionamiento es la tensión aplicada al transistor en chip para la operación de conmutación. Por ejemplo, 4 tensión de funcionamiento cuando el Mega DRAM pero había sido aproximadamente 5V, 16 Mega que mediante la reducción de la tensión de alimentación de la alimentación externa que emplea un circuito generador de tensión constante (circuito de tensión de la fuente de alimentación interna) suministra una tensión de funcionamiento dentro del chip En DRAM, la tensión de funcionamiento se establece en aproximadamente 3 V, y para DRAM 64 M se baja a aproximadamente 2 V.
La figura 1 muestra una configuración de un circuito generador de tensión constante general. Este circuito generador de tensión constante está aproximadamente dividido en una sección de polarización de división de tensión 10 y una sección de salida de contrafase 20.
unidad de sesgo de la presión parcial 10 incluye una resistencia 12 que estaba conectado a la tensión de alimentación Vcc, y el transistor NMOS 14 de diodo conectado en serie con la resistencia 12, el transistor PMOS 16 de diodo conectados en serie a la fuente del transistor NMOS 14, Y una resistencia 18 conectada en serie al drenaje del transistor PMOS 16 y conectada a la tensión de referencia Vss.
unidad de salida push-pull de 20 tiene una fuente conectada al nodo de salida N4 recibe la tensión de alimentación Vcc a la fuga, un transistor NMOS 22, cuya puerta está conectada a un nodo N1 conexión entre el resistor 12 y el transistor NMOS 14, un nodo de salida de la fuente está conectado a N4 recibe la tensión de referencia Vss a la fuga, el transistor PMOS 24 cuya puerta está conectada a la N3 nodo de conexión entre el transistor PMOS 16 y la resistencia 18, y a.
Cuando la tensión de la fuente de alimentación suministrada externamente Vcc se aplica (encendido) al circuito de generación de tensión constante, la tensión inicial del nodo de salida N4 es 0 V. Entonces, por ejemplo, por la tensión de alimentación Vcc de 3V se suministra, resistencias conectadas en serie entre el Vcc de fuente de alimentación de tensión y la tensión de referencia Vss 12, el transistor NMOS 14, el transistor PMOS 16 y la resistencia 18 a la tensión de alimentación Vcc min presión, nivel predeterminado de la tensión de polarización obtenida se proporciona a la puerta del transistor NMOS 22 y el transistor PMOS 24, es push-pull operación del transistor NMOS 22 y el transistor PMOS 24.
Es decir, la potencia en la tensión V1 en inicial del nodo N1, la tensión V2 del nodo N2, respectivamente, la tensión V3, la tensión V4 de la N4 de nodo del nodo N3 En primer lugar, 0.5Vcc + Vtn14,0.5Vcc, nivel 0.5Vcc Vtp16,0V (Vtn 14 es el voltaje umbral del transistor NMOS 14, y Vtp 16 es el voltaje umbral del transistor PMOS 16). Desde este estado de configuración, el transistor NMOS 22 acciona el nodo de salida N4 haciendo fluir una ID actual como se muestra en la siguiente fórmula 1. Donde βn 2 es Wn / Ln Cox μ eff, W n es el ancho del canal, y L n es la longitud del canal. Además, los voltajes de umbral del transistor NMOS 14 y el transistor NMOS 22 son los mismos.
Por lo tanto, la tensión V4 en la N4 nodo de salida, el nodo N1, N2, desde la configuración de voltaje inicial N3 es de salida por la corriente de acuerdo con la Fórmula 1 aumenta a Vcc / 2.
Cuando la tensión V4 en la N4 nodo de salida se eleva a Vcc / 2 o más, mientras que el transistor NMOS 22 se apaga en una disminución de la tensión de puerta-fuente, por transistor PMOS 24 está encendido, la tensión V4 gotas. A continuación, la tensión V4 se convierte de encendido del transistor NMOS 22 de nuevo cuando rebajado en Vcc / 2 o menos, por lo tanto la tensión V4 en el nodo de salida N4 se mantiene a Vcc / 2. Por lo tanto, el transistor NMOS 22 y el transistor NMOS 24 de acuerdo con el voltaje de polarización por la división de voltaje porción 10 de desviación está push-pull operación, un voltaje constante por la unidad actual ID de la salida del nodo N4 de Vcc / 2 de la ecuación 1 es la salida.
Sin embargo, el circuito generador de tensión constante en la Figura 1, la tensión V4 en la N4 nodo de salida es medida que se eleva el nivel ajustado, el voltaje de puerta-fuente V1 V4 del transistor NMOS 22 debido a la V1 de tensión de polarización del nodo N1 disminuye, el nodo de salida N4 La ID de corriente de la unidad es pequeña. Como resultado, la tasa de pull-up lento mala estabilidad a la tensión constante Vcc / 2, también, hay una desventaja de que la velocidad de salida hasta la salida un voltaje constante Vcc / 2 se ralentiza durante el encendido.
El circuito de generación de tensión constante mostrado en la figura 2 es una mejora de la sección de polarización de división de tensión 10 del circuito de generación de tensión constante mostrado en la figura 2. Es decir, la unidad de polarización presión parcial 11, un transistor PMOS 13 en lugar de la resistencia 12 conecta la puerta a la N4 nodo de salida se proporciona, también, se proporciona un transistor NMOS 17 de puerta conectado a la N4 nodo de salida se cambia a una resistencia 18 . Esto hace posible aumentar la ID de la corriente de accionamiento cuando la tensión V4 del nodo de salida N4 disminuye, y se mejora la estabilidad en comparación con el circuito de la figura 1. Sin embargo, cada tensión de consigna en cada nodo N1, N2, N3 en el encendido es el mismo que para el circuito de la figura 1, la unidad actual ID está recibiendo una pequeña cantidad como la tensión V4 se eleva al nivel conjunto Por lo tanto, la velocidad de salida de la tensión constante Vcc / 2 en el encendido permanece sin cambios.
Recientemente además muestran en las Figs. 1 y 2, Y. Page 17 18 trabajos publicados por tales Nakagome '1990 Synposium onVLSICircuits' 'A. CircuitTechnology 1.5V para 64MbDRAM', menor voltaje que mira hacia constante Se presenta un circuito generador de voltaje. Este circuito de generación de voltaje constante usa un amplificador de espejo de corriente y un búfer de 3 estados (búfer Tri-state) para mejorar la velocidad de respuesta. Sin embargo, la velocidad de salida de la tensión constante del estado inicial de encendido en el circuito generador de tensión constante no se mejora, también 3 método que utiliza tampón de estado para conducir un nodo de salida, un semiconductor porque la corriente DC fluye a través de la memoria intermedia de 3 estados consumo de corriente aumenta en el modo de espera del dispositivo de memoria, además, la corriente en el modo de espera de la memoria intermedia de tres estados que tiene una primera superficie que conduce a una disminución en el rendimiento y sensible a las variaciones del proceso en el dispositivo de memoria de semiconductores.
Tarea de solución
Un objetivo de la presente invención es proporcionar un circuito generador de tensión constante que tenga una alta velocidad de salida de tensión constante en el encendido y suprima el consumo de corriente en un modo de espera o similar.
Solución
La presente invención para este propósito, el voltaje de salida dividiendo unidad proporcionado entre la tensión de fuente de alimentación y una tensión de referencia, una tensión constante de la tensión de fuente de alimentación de un nivel predeterminado por una operación de empuje-tracción de acuerdo con una tensión de polarización por la parte de división de tensión de desviación de empuje en el circuito generador de tensión constante de un dispositivo de memoria de semiconductor que comprende una unidad de salida push-pull, una a, una unidad de pull-up para tirar hasta el terminal de salida de la unidad de salida push-pull con el voltaje de fuente de alimentación, en el que en la aplicación de la tensión de alimentación Unidad ascendente cuando la tensión del terminal de salida de la unidad de salida push-pull alcanza el nivel de una tensión de control pull-up predeterminada después de operar la unidad pull-up .
La unidad de control en esta configuración, un generador de tensión de control pull-up para generar una tensión de alimentación aplicada la tensión de control pull-up, dicha tensión de control de pull-up y una unidad de salida push-pull del extremo de salida de la tensión y la comparación con la señal de detección de nivel Y un controlador pull-up para inhibir el funcionamiento de la unidad pull-up según la señal de detección de nivel después de operar la unidad pull-up aplicando la tensión de la fuente de alimentación. Además, la sección pull-up puede suponerse que está previsto entre el terminal de salida de la tensión de fuente de alimentación y una unidad de salida push-pull, y un transistor PMOS cuya puerta está controlada por el controlador de pull-up de la unidad de control.
Además unidad de control pull-up de la unidad de control opera la porción de pull-up está ajustado a un voltaje de fuente de alimentación aplicada, los flip-flops se restablecen de acuerdo con la salida de señal de detección de nivel del comparador para inhibir la operación de la porción de pull-up . Este flip-flop en este caso puede ser un flip-flop RS para recibir la señal de detección de nivel emitida desde el comparador y la señal de detección generada por la detección de la subida de la tensión de alimentación.
Además, el generador de tensión de control pull-up de la unidad de control de este tiempo, un divisor de tensión para generar la tensión de control pull-up de la tensión de fuente de alimentación se conecta en serie, dicho divisor de tensión y de baja de acuerdo con la salida del controlador de pull-up Y un medio de conmutación para controlar la operación, y es preferible que el comparador de la sección de control esté controlado por la salida del controlador pull-up. La unidad de control del comparador se puede suponer que la operación es controlada por medios de conmutación para on-off proporcionado de acuerdo con la salida del dispositivo de control de pull-up entre el terminal actual lavabo y una tensión de referencia.
Alternativamente, de acuerdo con la presente invención, la unidad de polarización presión parcial proporcionado entre la tensión de fuente de alimentación y una tensión de referencia, push-pull da salida a una tensión constante de la tensión de fuente de alimentación de un nivel predeterminado por una operación de empuje-tracción de acuerdo con la salida de la unidad de polarización presión parcial una unidad de salida, y un transistor de pull-up previsto entre el terminal de salida y la tensión de alimentación de la unidad de salida push-pull, una unidad de control para encender el transistor pull-up durante la subida de la tensión de alimentación, que comprende: un semiconductor Se proporciona un circuito generador de tensión constante de un dispositivo de memoria.
El circuito de generación de tensión constante de la presente invención, en su tiempo de subida en respuesta a la aplicación de la tensión de alimentación, la tensión de alimentación hasta que el voltaje del terminal de salida de voltaje constante de la unidad de push-pull (nodo de salida) alcanza un nivel predeterminado de la tensión de control pull-up Unidad ascendente (transistor pull-up) que tira del transistor pull-up tirando hacia arriba del transistor pull-up al terminal de salida de voltaje constante. Por la operación de la unidad de pull-up usando la inicialización de encendido de la tensión de fuente de alimentación, convencionalmente rápidamente hace posible aumentar el nivel de la tensión constante, se aumenta la velocidad de salida de voltaje constante. Después de la tensión del terminal de salida de voltaje constante alcanza el nivel de la tensión de control pull-up por la operación inicial pull-up, la operación de pull-up por la unidad de pull-up se termina, el funcionamiento constante entre la unidad de sesgo dividido y una unidad de salida push-pull El voltaje constante de nivel se emite.
Ejemplos
En lo sucesivo, las realizaciones de la presente invención se describirán en detalle con referencia a los dibujos adjuntos. Incidentalmente, las partes comunes en la figura se indican con los mismos números de referencia.
La figura 3 es un diagrama de circuito que muestra una realización del circuito de generación de tensión constante de acuerdo con la presente invención, y la temporización de funcionamiento de este circuito se muestra en el diagrama de forma de onda de la figura.
El voltaje de suministro de potencia Vcc suministrado al circuito de generación de voltaje constante se ingresa a la unidad de generación de voltaje constante 25, la unidad de pull-up 27 y la unidad de control 29. Como se muestra en la Fig. 4, la fuente de alimentación cuando el voltaje comienza Vcc a ser suministrada por una de encendido, la tensión de la tensión constante nodo de salida N4 del generador de voltaje constante 25 con la unidad de sesgo de presión parcial y una unidad de salida push-pull de la Fig. 2 de manera similar Gradualmente se detiene desde 0V.
La unidad de control 29 tiene un controlador pull-up configurado como flip-flop RS por las dos compuertas NAND 30 y 31. Es decir, el nodo N5 salida de la puerta NAND 31 se convierte en una entrada de la puerta NAND 30, la otra entrada de la puerta NAND 30 es un Vcch señal de detección. Un N6 nodo de salida de la puerta NAND 30 se convierte en una entrada de la puerta NAND 31, la otra entrada de la puerta NAND 31 es una señal de detección de nivel en la N7 nodo. Por lo tanto, estas puertas NAND 30 y 31, el conjunto / RESET los flip-flop RS se configura según el nivel lógico de la señal de detección de nivel y la señal de detección N7 nodo Vcch.
Los flip-flop RS, el voltaje de la N5 nodo de salida de la puerta NAND 31 tras la aplicación de la tensión de alimentación Vcc por el poder-up se establece en una lógica 'bajo'. Es decir, la tensión de alimentación Vcch señal de detección se genera Vcc del circuito de detección detecta este se eleva al nivel requerido para la operación del circuito (Fig. 5), ya que en el ascenso de la tensión de alimentación Vcc está en una lógica 'baja', la primera , El nodo de salida N 6 de la puerta NAND 30 se establece en lógica 'alta'. Por otra parte, el comparador 36 y el generador de pull-up de control de voltaje 32 y 34 en el interruptor de control de transistor NMOS 38 y 40 de acuerdo con esto es en el estado habilitado, entre la tensión constante del nodo N4 es baja, la lógica de 'baja del comparador 36 'Es producción. Por lo tanto el voltaje en el nodo N7 se mantiene a la lógica 'alto', la N5 nodo de salida de la puerta NAND 31 se fija a la lógica 'bajo'. Como la lógica 'baja' del nodo N 5 se introduce en la puerta NAND 30, el nodo N 6 mantiene la lógica 'alta'.
De acuerdo con la lógica de conjunto 'baja' de la inicialización de encendido del nodo N5, en el momento de aplicación de la tensión de alimentación Vcc, de modo que el transistor PMOS 23 de la unidad de pull-up 27 está encendido. Como resultado, la tensión del nodo de salida N4 en el generador de voltaje constante 25 se eleva a una velocidad alta usando la tensión de suministro de potencia Vcc.
El drenaje del transistor NMOS 38 está conectado a hundirse terminal de corriente del comparador 36 (Sink Terminal actual), su fuente conectada a la tensión de referencia Vss. Además, el generador de tensión de control pull-up recibe una tensión de referencia Vss a la puerta junto con la recepción de la tensión de alimentación Vcc a la fuente, un transistor PMOS 32 que tiene un desagüe conectado a la N8 nodo, una fuente con un drenaje conectado al nodo N8 Y un transistor NMOS 34 conectado al drenaje del transistor NMOS 40 y que recibe el voltaje de suministro de potencia Vcc en la puerta del mismo.
Pull-up tensión de control del generador 32, un camino de corriente desde la tensión de alimentación Vcc a una tensión de referencia Vss están formadas en la de encendido del transistor NMOS 40, la relación de resistencia determinado por el respectivo relación de dimensión de canal del transistor PMOS 32 y el transistor NMOS 34 Tensión de control de elevación ascendente desde el nodo N 8. Sin embargo, esto también se puede generar utilizando medios de división de voltaje usando mera resistencia. La tensión de control de pull-up del nodo N 8 se introduce en el terminal inversor del comparador 36 para su comparación con la tensión del nodo N 4.
El comparador 36 introduce la tensión del nodo N4 en el terminal no inversor y emite el resultado de comparación con la tensión de control de pull-up del nodo N8. Puesto que la tensión tiempo de encendido inicialización del nodo N4 es menor que la tensión de control pull-up de la N8 nodo, el comparador 36 da salida a una señal lógica 'bajo', que está enganchada por el inversor 42, 44 de la estructura de pestillo de la lógica de 'alta' La señal de detección de nivel se ingresa a la compuerta NAND 31.
Cuando el voltaje de la pullup nodo N4 alcanza la tensión de control pullup en el N8 nodo por el generador de voltaje constante 25 y la unidad de pullup 27, la salida del comparador 36 transiciones a una lógica 'alta'. Entonces, la señal de detección de nivel invertida por la N7 nodo del inversor 44, se retiene en una lógica 'bajo', que según la N5 nodo de salida de la puerta NAND 31 se restablece a la lógica 'alta' del nivel Vcc tensión de alimentación. Además, como el Vcch señal de detección en este caso es en la lógica 'alta', ambas entradas de la puerta NAND 30 se convierte en una lógica 'alta', el nodo de salida transiciones N6 a la lógica 'bajo'.
La lógica 'alta' de la N5 nodo, PMOS transistor 23 está apagado en la sección pull-up 27, se detiene el funcionamiento pull-up de la N4 nodo por la unidad de pull-up 27. Por otro lado, transistores NMOS 38 y 40 con la lógica de 'baja' de transición de la N6 nodo de salida de la puerta NAND 30 se apaga y el generador de tensión de control pull-up 32, 34 y el comparador 36 está desactivado. A partir de entonces, dado que el nodo N 6 mantiene un estado lógico 'bajo', el consumo de corriente por ellos se pierde. Eso no es liberada por el restablecimiento de los flip-flop RS siempre que la detección de la señal Vcch no se caiga al nivel 'bajo' en el voltaje de la fuente de alimentación cae Vcc, consumo de corriente innecesario se evita en lo posible el consumo, la corriente en tal modo de espera se suprime .
La Figura 5 muestra un ejemplo de un circuito de detección que genera una señal de detección de Vcch detecta el aumento suficiente de la tensión de alimentación Vcc, PMOS transistor 60, el condensador 54, el resistor 56, transistores NMOS 58, común a un inversor 50, 52 Es una configuración. Cuando la tensión de alimentación Vcc se aplica a este circuito, la tensión de la N9 nodo, la tensión de alimentación Vcc con el retraso del período de tiempo de retardo determinado por el condensador 54 y la resistencia 56 se convierte en una lógica de la señal de detección desde el inversor 52 'alta' de la subida suficientemente, Vcch sale.
Efecto de la invención
circuito generador de tensión constante según la invención, la unidad de pull-up por el controlador en el encendido mediante la realización de un pull-up de la terminal de salida de voltaje constante usando una tensión de alimentación (transistor de pull-up) se hace funcionar, un corto de voltaje constante Se puede elevar a un nivel deseado en el tiempo, y el aumento de la tensión constante (voltaje de la fuente de alimentación interna) es muy rápido en comparación con el caso convencional. Además, después de la constante de voltaje se eleva hasta el nivel deseado ya que la operación de la unidad de control y la parte de pull-up es estado inhibido, consumo de corriente en un modo tal de espera puede ser suprimido de manera significativa.
La figura 1 es un diagrama de circuito que muestra un circuito generador de tensión constante convencional.
La figura 2 es un diagrama de circuito que muestra otro circuito generador de tensión constante convencional.
La figura 3 es un diagrama de circuito que muestra un circuito generador de tensión constante de acuerdo con la presente invención.
La figura 4 es un diagrama de forma de onda de señal que muestra la temporización de funcionamiento del circuito mostrado en la figura 3.
La figura 5 es un diagrama de circuito de un circuito de detección para generar una señal de detección Vcch.
25 Generador de voltaje constante (unidad de polarización parcial, unidad de salida push-pull)
27 Levantar la sección
29 Unidad de control
Reclamo
Y la unidad de sesgo presión parcial prevista entre la tensión de la reivindicación 1 de alimentación y una tensión de referencia, y una unidad de salida push-pull para dar salida a un voltaje constante de la tensión de fuente de alimentación de un nivel predeterminado por una operación de empuje-tracción de acuerdo con una tensión de polarización por la porción divisoria tensión de polarización , en el circuito generador de tensión constante de un dispositivo de memoria de semiconductor que comprende una activa una unidad de pull-up para tirar hasta el terminal de salida de la unidad de salida push-pull con la tensión de alimentación, la parte pull-up en la aplicación de la tensión de alimentación Y una unidad de control configurada para inhibir el funcionamiento de la unidad de pull-up cuando un voltaje del terminal de salida de la unidad de salida push-pull alcanza un nivel de una tensión de control de pull-up predeterminada.
unidad de la reivindicación 2 de control incluye un generador de tensión de control pull-up para la generación de una tensión de control pull-up aplicada tensión de alimentación, la señal de detección de nivel mediante la comparación de la tensión de salida de la tensión de control pull-up y una unidad de salida push-pull Y un controlador pull-up para inhibir el funcionamiento de la unidad pull-up según la señal de detección de nivel después de operar la unidad pull-up mediante la aplicación del voltaje de la fuente de alimentación. Circuito generador
3. Unidad de pull-up, la tensión de alimentación y se proporciona entre la salida push-pull de la terminal de salida, un voltaje constante según la reivindicación 2, en el que compuesto de transistores PMOS cerradas por el controlador pull-up de la unidad de control Circuito generador
Pull-up dispositivo de control de acuerdo con la reivindicación 4 unidad de control incluye un flip que opera la porción de pull-up se fija en un voltaje de fuente de alimentación aplicada, es de reposición de acuerdo con la salida de señal de detección de nivel del comparador para inhibir la operación de la porción de pull-up 4. Circuito generador de tensión constante según la reivindicación 2 o la reivindicación 3, en el que dicho circuito generador de tensión constante está constituido por:
5. flip-flop, el circuito generador de tensión constante de acuerdo con la reivindicación 4, caracterizado porque los flip-flop RS para recibir la señal de detección de nivel emitida desde el comparador y la señal de detección generada por la detección de la subida de la tensión de alimentación.
generador de tensión de control accionado por arriba de la unidad de control de la reivindicación 6 incluye un medio de división de tensión para generar una tensión de control pull-up de la tensión de fuente de alimentación está conectado en serie, el funcionamiento del divisor de tensión y de baja de acuerdo con la salida del controlador de pull-up Y una unidad de conmutación para controlar el voltaje de dicha unidad generadora de tensión constante.
7. Circuito generador de tensión constante según una cualquiera de las reivindicaciones 2 a 6, en el que el comparador de la sección de control está controlado por la operación mediante una salida de un controlador de pull-up.
El comparador de la reivindicación 8 unidad de control incluye un circuito generador de tensión constante de acuerdo con la reivindicación 7, en el que proporciona cuyo funcionamiento está controlado por un interruptor medios para el encendido y apagado de acuerdo con la salida del dispositivo de control de pull-up entre el terminal actual lavabo y una tensión de referencia.
Una sección de salida de contrafase para emitir una tensión constante de un nivel predeterminado desde la tensión de la fuente de alimentación mediante una operación de contrafase según una salida de la sección de polarización de la tensión parcial; tensión constante del dispositivo de memoria de semiconductor, caracterizado porque comprende un transistor pull-up previsto entre el terminal de salida y la tensión de alimentación de la unidad de salida push-pull, una unidad de control para encender el transistor pull-up durante una tensión de alimentación en aumento, la Circuito generador
Dibujo :
Application number :1997-017181
Inventors :三星電子株式会社
Original Assignee :李圭▲ちゃん▼、沈載勳