Dispositivo de ajuste de tensión de sustrato para dispositivo semiconductor
Descripción general
 Y una tensión de sustrato del dispositivo semiconductor independientemente del cambio en la tensión de alimentación aplicada desde el exterior para mantener una constante refiere aparato de regulación de la tensión de sustrato para un dispositivo semiconductor capaz de realizar la operación del circuito exacto. La presente invención, por otro lado el ajuste de la red de resistencias constituida por una pluralidad de resistencias para reducir la tensión externa en un nivel predeterminado que se aplica a la cara, un primer transistor 1NMOS cuyo funcionamiento está controlado por la tensión de sustrato, el valor de resistencia de la red de resistencias Y un segundo transistor PMOS que está encendido.
Campo técnico
La presente invención se refiere a un dispositivo regulador de voltaje sustrato del dispositivo semiconductor, para mantener una tensión de sustrato del dispositivo semiconductor independientemente del cambio en la tensión de alimentación se aplica externamente a la constante, el tiempo de funcionamiento del cambio y esto por elementos de la tensión de umbral del dispositivo A un dispositivo de ajuste de voltaje del sustrato para un dispositivo semiconductor que es capaz de realizar una operación precisa del circuito.
Antecedentes de la técnica
En general, requiere un VBB tensión de sustrato negativo con el fin de mejorar el rendimiento de la DRAM en un dispositivo semiconductor, pero la tensión en este momento dicho cátodo (negativos de tensión) se aplicó a partir de una fuente de alimentación externa al sustrato, requiere una fuente de alimentación independiente , El dispositivo de suministro de energía se vuelve complicado. Por lo tanto, desarrollado sustrato dispositivo regulador de voltaje excluyendo la necesidad de tensión de fuente de alimentación externa, en un generador de tensión sustrato convencional de este tipo, como se muestra en la Fig. 3, un sustrato 103, una tensión de sustrato que se aplica al sustrato 103 el regulador de tensión del sustrato 100 a la salida una señal de control, un oscilador 101 para hacer oscilar por una señal emitida desde el regulador de tensión del sustrato 100, la tensión de sustrato generado por la señal de salida de la tensión de sustrato oscilador 101 se suministra al sustrato 103 Y un generador 102.
El voltaje aplicado al sustrato 103 del regulador de tensión sustrato así configurado incluye un oscilador 101 y un generador de tensión de sustrato 102 es generada por controlado secuencialmente por una señal de control del regulador de tensión 100 de sustrato.
Entonces, en el circuito del regulador de tensión sustrato convencional, como se muestra en la Fig. 4, el transistor PMOS 104 cuyo terminal de puerta un terminal fuente conectado a la tensión de alimentación está conectado a la terminal de drenaje del transistor NMOS 105 cuyo terminal de drenaje está conectado a tierra se describe más adelante cuando un transistor NMOS 105 cuyo terminal de drenaje está conectado al terminal de drenaje del transistor NMOS 100 de la unidad de caída de tensión 106 y el terminal de drenaje conectado comúnmente terminales de puerta terminal de fuente está conectada a tierra por debajo del transistor PMOS 104, el transistor NMOS 105 una unidad de caída de tensión 106 para la aplicación de una señal de salida para dejar al terminal de tensión de sustrato a un nivel predeterminado de tensión desde el terminal de fuente, un terminal de drenaje y un terminal de fuente conectada a la tensión de alimentación está conectado a la terminal de drenaje del transistor PMOS de terminal 104 de puerta Se describe más tarde Que el transistor PMOS 107 al terminal de salida y la conexión común de los inversores 108, un inversor 108 para invertir la salida de señal desde el terminal de drenaje del transistor PMOS 104 y el transistor PMOS 107, por la salida de señal de control del inversor 108 Y un generador 102 de voltaje de sustrato para generar un voltaje de sustrato de acuerdo con una señal emitida desde el oscilador 101 y aplicando la tensión del sustrato al sustrato.
Se describirá el funcionamiento del aparato regulador de tensión de sustrato convencional configurado como se describió anteriormente. En primer lugar, cuando se aplica la tensión de alimentación al terminal de fuente del transistor PMOS 104, el transistor PMOS 104 se enciende y el transistor NMOS 105 está apagado, ya que la tensión que aparece sin pérdida de tensión de la fuente de alimentación a la ND nodo, mantiene alta . Entonces ser convertido a la tensión de la baja tensión potencial del alto potencial está invertida se aplica al inversor 108, la oscilación de baja tensión se aplica al oscilador 101 se lleva a cabo, el oscilador de voltaje sustrato 102 del oscilador 101 Y genera un voltaje de sustrato negativo VBB. Entonces, cuando se aplica la VBB tensión de sustrato de dicho cátodo al sustrato 103 de la Fig. 3, que la diferencia de potencial es la tensión de umbral entre el terminal de puerta y el terminal de fuente del transistor NMOS instalado 105 para detectar un cambio en el voltaje sustrato del momento El transistor NMOS 105 está encendido.
De acuerdo con ello, el camino de bucle de la trayectoria de la corriente se forma de la ND nodo entre la tensión de sustrato, el potencial de la descarga se produce ND nodo desde el momento en el lado ND nodo hacia el sustrato que está formado de la trayectoria en bucle se cambia del alto potencial para el bajo potencial. Entonces, la señal de bajo potencial del nodo ND se aplica al terminal de entrada del inversor 108 y se invierte a un potencial alto.
Después de ello, un alto potencial de salida de la señal desde el inversor 108 es la operación del generador 101 se detiene, se aplica al oscilador 101, el suministro de la tensión de sustrato es operación interrumpida del generador de tensión de sustrato 102 ser detenido.
Sin embargo, durante el funcionamiento de la DRAM, la diferencia de tensión entre los terminales de puerta de la tensión de sustrato y el transistor NMOS 105 la tensión de sustrato por una variedad de factores se eleva y se vuelve inferior a la tensión umbral, el transistor NMOS 105 está desactivado, el nodo ND tensión VOUT se convierte a un potencial bajo por el inversor 108 para convertir de nuevo a un alto potencial de la tensión de alimentación, el oscilador 101 y la tensión de sustrato generador 102 se hace funcionar de nuevo, se genera la tensión de sustrato original estable. Es decir, el voltaje de sustrato elevado se convierte de nuevo en el valor de voltaje de sustrato estable original, y la operación del elemento semiconductor se estabiliza.
Y, PMOS transistor 107 es un dispositivo instalado para la histéresis, la salida de nivel de voltaje del inversor 108 para evitar que el mal funcionamiento del oscilador 101 y el generador de tensión 102 en estado transitorio a convertir.
En lo sucesivo, la operación del dispositivo de ajuste de tensión del sustrato del dispositivo semiconductor se describirá usando ecuaciones matemáticas. Cuando el regulador de voltaje del sustrato 100 funciona y se genera una tensión de sustrato normal, el transistor PMOS 104 y el transistor 105 NMOS operan todos en la región de saturación. Es decir, la corriente IDSP entre el terminal fuente y el terminal de drenaje del transistor PMOS 104 En la ecuación 1, la corriente IDSN entre el terminal fuente y el terminal de drenaje del transistor NMOS 105 se muestran respectivamente en la Ecuación 2.
Aquí, VTP y VTN son las tensiones de umbral de los respectivos transistores PMOS 104 y transistores NMOS 105, KP y KN es una constante de cada transistor PMOS 104 y NMOS transistor 105.
Para IDSP y IDSN por la fórmula 1 y 2 son el mismo valor, y reordenando a la VBB tensión de sustrato, la expresión 3 se determina.
Por lo tanto, se puede ver que el voltaje del sustrato es proporcional al voltaje de la fuente de alimentación. En este caso, como se muestra en la Fig. 2 (A), la tensión de sustrato es linealmente proporcional a la tensión de alimentación, idealmente tensión de sustrato aumenta la tensión de alimentación se debe mantener en un valor constante.
Tarea de solución
Sin embargo, cuando constituye el regulador de tensión sustrato usando un transistor PMOS convencional 104 y el transistor NMOS 105 como, como se muestra en la Ecuación 3, el voltaje aumenta linealmente sustrato con tensión de alimentación creciente, la tensión de sustrato Existe la desventaja de que la fluctuación varía la tensión umbral de cada elemento para cambiar el punto de tiempo de funcionamiento del circuito y no se puede obtener una operación precisa del circuito.
Por lo tanto, un objeto de la presente invención mantiene la tensión de sustrato del dispositivo semiconductor independientemente del cambio en la tensión de alimentación se aplica externamente a la operación del circuito constante, preciso para evitar el cambio en el punto de funcionamiento del dispositivo de acuerdo con la tensión de umbral del dispositivo Para controlar la tensión de polarización del sustrato.
Solución
A continuación, el regulador de voltaje sustrato de un dispositivo semiconductor para conseguir el objeto de la presente invención como se describe anteriormente, una resistencia R1 para controlar la corriente de la tensión de alimentación que ha de aplicarse, una pluralidad de resistencias al otro extremo de la resistencia R1 en serie una unidad de ajuste de la resistencia fino que ajusta la tensión concatenada a un nivel predeterminado, se conecta el terminal de drenaje en el otro extremo de la unidad de ajuste de la resistencia bien, el terminal de puerta está conectado a tierra, un terminal fuente conectado al sustrato, la tensión del sustrato un primer transistor 1NMOS cuyo funcionamiento está controlado, se aplica a la terminal de puerta después de que la señal de salida del punto de conexión común entre el primer transistor 1NMOS y el otro extremo de la unidad de ajuste de la resistencia fina es invertida se aplica al inversor, terminales de fuente y drenaje está constantemente conectado a una resistencia predeterminada de la unidad de ajuste de la resistencia fina, preparaciones y el transistor PMOS para ajustar el valor de la resistencia de la unidad de ajuste de la resistencia bien, el Para tener.
Ejemplos
Se describirá en detalle con referencia a los dibujos una forma de realización del regulador de tensión sustrato de acuerdo con la presente invención.
Es decir, como se muestra en la Fig. 1, el R1 la tensión de alimentación de la resistencia para limitar la corriente a un borde lateral aplicada, una unidad de ajuste fino de resistencia 204 para el ajuste de la conexión y el valor de resistencia muy bien en el otro extremo de la resistencia R1, la aplicación de un inversor 201 para invertir la señal de salida de la unidad de ajuste fino de resistencia 204, una señal de salida invertida PMOS transistor 203 del inversor 201 es aplicada a la terminal de puerta, la señal de salida es el terminal de drenaje del ajuste fino resistencia 204 y el terminal de puerta y el segundo transistor terminal fuente 1NMOS 200 está conectado a tierra está conectado a la unidad de caída de tensión que se describirá posteriormente, se aplica la señal de salida del terminal de origen para reducir la tensión a un nivel predeterminado con una tensión de sustrato de dicho 1NMOS transistor 200 pin (No se muestra), un oscilador de anillo está conectado al oscilador de anillo mediante una señal de control del inversor 201 Un oscilador 101 para dar salida a una vibración Shi dicha señal de oscilación, y un generador de tensión de sustrato 102 para dar salida a una tensión de sustrato generada en el sustrato por la señal de salida del oscilador 101, y a.
En el que en la unidad de ajuste fino de resistencia 204, como se muestra en la Fig. 1, la resistencia R2 Rn conectado en serie entre la resistencia R1 y el nodo de Nn, el interruptor SW1 sobre SWn conectado en paralelo con las resistencias R2 Rn - 1.
O, en la unidad de caída de tensión 202, el primer transistor 2NMOS común aplicado a la señal de salida del terminal de origen a la terminal de drenaje y el terminal de puerta del terminal de fuente del primer transistor 1NMOS 200 se aplica al terminal de tensión de sustrato (no se muestra) 205.
Se describirá la operación del aparato de ajuste de tensión del sustrato de acuerdo con la operación de la presente invención así configurada.
En primer lugar, cuando se aplica la tensión de alimentación Vcc, la VOUT tensión de salida del instante N-ésimo nodo Nn no se utiliza ya que el potencial del terminal de fuente del transistor NMOS 200 es casi el mismo que el potencial del terminal de puerta, la tensión de alimentación aparece intacto. Es decir, la tensión de salida VOUT se aplica al terminal de entrada del inversor 201 se convierte en alto potencial, se convierte en un bajo potencial a través del inversor 201, un oscilador 101 y el generador de tensión de sustrato se opera 102, para generar una tensión negativa Después de eso, el voltaje del sustrato se suministra al sustrato 103.
En este momento, el momento en que la tensión de sustrato al sustrato 103 se suministra, por el funcionamiento del transistor NMOS 200 transistor NMOS 200 opera la diferencia de voltaje entre el terminal de puerta y el terminal de origen es mayor que la tensión de umbral del transistor NMOS 200 Se forma un ciclo de descarga de una ruta de corriente desde el N-ésimo nodo Nn hasta la tensión del sustrato.
Por lo tanto, la descarga se produce desde el nodo N Nn de alto potencial a la dirección de tensión de sustrato, el VOUT tensión de la N nodos Nn es a través del inversor 201 se convierte en un bajo potencial se convierte en un potencial alto, el oscilador 101 y el generador de tensión de sustrato Y detiene la operación con el sustrato 102 y detiene la generación de la tensión de sustrato suministrada al sustrato 103.
A partir de entonces, cuando la diferencia de potencial entre el terminal de puerta y el terminal de fuente del transistor NMOS 200 la VBB tensión de sustrato se incrementa por una variedad de factores en el curso de la operación se hace menor que la tensión de umbral, el transistor NMOS 200 no funcionará de nuevo la N El voltaje del nodo se convierte en el alto potencial de la tensión de la fuente de alimentación.
Es decir, esta operación se repite para operar el generador de voltaje de sustrato 102 y para disminuir el voltaje de sustrato elevado al voltaje estable determinado originalmente.
A continuación, se describirá la relación de conexión y operación entre el transistor PMOS 203 y la sección de ajuste de resistencia fina 204.
Wakashi, los terminales de fuente y drenaje de los interruptores SWa del transistor PMOS 203, para conectar con el primer nudo N1 de los dos bornes de la resistencia a través de SWb R2 y el segundo nodo N2 se conecta en paralelo con la resistencia R2 El interruptor SW 1 se abre, y los interruptores restantes SW 2 SWn - 1 se ponen en cortocircuito. Y, dicho conmutador SWa, cuando se conecta la SWb al primer nudo N1 y la tercera nodo N3, las resistencias respectivas R2, R3 y respectivamente los conmutadores SW1 conectados en paralelo, SW2 está abierto cada conmutador SW3 restante, SW4 - SWn - 1 está conectado al método de cortocircuito.
Así, para la posible multa valor de la resistencia a ser ajustado durante el diseño de semiconductor, el ajuste del nivel de tensión de histéresis se vuelve fácil, evitar un mal funcionamiento en un estado transitorio durante la operación de tiempo de parada del oscilador 101 y el generador de tensión de sustrato 102 Es fácil ajustar el nivel de tensión de histéresis.
En lo sucesivo, el aparato de ajuste del voltaje del sustrato de acuerdo con la presente invención se describirá usando expresiones matemáticas. Como se muestra en la Fig. 1, de manera que el IR corriente que fluye a través de las resistencias R1, R2 ー ー ー Rn cuando el regulador de tensión sustrato opera como se muestra en la siguiente ecuación (4) en un estado normal. (Donde R = R1 + R2 + - - - - - - - Rn)
En este momento, NMOS transistor 200 funciona en una región de saturación, la corriente IDSN que fluye entre los terminales de drenaje y fuente es como en la fórmula (2).
Es decir, dado que las ecuaciones (2) y (4) tienen valores similares, la siguiente ecuación (5) se puede obtener reorganizando con respecto a la tensión del sustrato.
Y, en la relación entre la tensión de alimentación y la tensión de sustrato de acuerdo con la presente invención, como se muestra en la Figura 2B, cuando incluso si se aumenta la tensión de alimentación que conduce a un valor de tensión de sustrato predeterminado, se puede observar que la variación de la tensión de sustrato no es .
2B
O bien, cuando la tensión de alimentación en las aperturas de estado iniciales para aumentar, en comparación con el gráfico A del aparato convencional, el gráfico B de la presente invención, un aparato sabe que está cerca de una tensión de sustrato ideal, en el chip semiconductor a este respecto Esto es una ventaja cuando se configura la fuente de alimentación inicial.
Efecto de la invención
Como se describió anteriormente, el regulador de voltaje sustrato de un dispositivo semiconductor de acuerdo con la presente invención mantiene la tensión de sustrato del dispositivo semiconductor, independientemente de la variación inestable de la tensión de alimentación se aplica externamente a la constante, la tensión umbral del elemento semiconductor Es posible evitar un cambio y un cambio en el punto de tiempo de operación del elemento semiconductor debido al cambio, lo que hace posible realizar una operación precisa del circuito.
La figura 1 es un diagrama de bloques que muestra un aparato de ajuste de tensión de sustrato para un dispositivo semiconductor de acuerdo con la presente invención.
La figura 2 es un gráfico que muestra una visualización de comparación entre la tensión de suministro de potencia externa VCC y la tensión de sustrato VBB entre el dispositivo de la presente invención y el dispositivo convencional.
La figura 3 es un diagrama de configuración esquemática de un dispositivo de ajuste de tensión de sustrato convencional.
La figura 4 es un diagrama de bloques que muestra un dispositivo de ajuste de tensión de sustrato convencional para un dispositivo semiconductor.
100: regulador de voltaje del sustrato
101: Oscilador
102: generador de tensión de sustrato
103: sustrato
200, 205: transistor NMOS
201: Inversor
202: unidad de caída de tensión
203: transistor PMOS
204: sección de ajuste de resistencia fina
R1 Rn: resistencia
Reclamo
La generación de una pluralidad de resistencias para rectificar la reivindicación 1 Introduzca tensión de alimentación, y un inversor para invertir la tensión de salida de su resistencia, un oscilador se hace oscilar por la tensión de salida del inversor, la tensión de sustrato por la tensión de salida del generador Una resistencia para controlar una corriente de un voltaje de suministro de potencia a aplicar y una pluralidad de resistencias conectadas al otro extremo de la resistencia, una unidad de ajuste de la resistencia bien para el ajuste de la tensión a un nivel predeterminado están conectados en serie, un terminal de drenaje conectado al otro extremo de la unidad de ajuste de resistencia bien, el terminal de puerta está conectado a tierra, el terminal fuente está conectado al sustrato, el sustrato un primer transistor 1NMOS cuyo funcionamiento está controlado por la tensión, la señal de salida de la conexión común punto la porción de ajuste de la resistencia fina inversor en el otro extremo y dicho segundo transistor 1NMOS Aplicado a la aplicada a la terminal de puerta después de haber sido invertido, el terminal fuente y el terminal de drenaje está conectado continuamente a la resistencia predeterminada de la unidad de ajuste de la resistencia muy bien, y un transistor PMOS para ajustar el valor de la resistencia de la unidad de ajuste de la resistencia bien, el Un dispositivo de regulación de tensión de sustrato para un dispositivo semiconductor que tiene el sustrato.
Un terminal de fuente de un terminal de drenaje y un terminal de puerta comúnmente conectado al terminal de fuente del transistor NMOS entre la reivindicación 2 en el que el transistor 1NMOS y el sustrato está conectado al sustrato, la reducción de la tensión aplicada al transistor NMOS a un nivel predeterminado 2. Dispositivo de regulación del voltaje del sustrato para un dispositivo semiconductor según la reivindicación 1, que comprende además un segundo transistor NMOS.
La reivindicación 3 en el que la unidad de ajuste de la resistencia bien, las resistencias distintos de la resistencia R1 está conectada en paralelo con la pluralidad de interruptores s marido, está conectado al terminal fuente y el terminal de drenaje del transistor PMOS cuando está conectado al transistor PMOS 2. Un aparato de ajuste de tensión del sustrato para un dispositivo semiconductor de acuerdo con la reivindicación 1, en el que el conmutador conectado a la resistencia se enciende y los conmutadores distintos del conmutador se desactivan.
Dibujo :
Application number :1997-017180
Inventors :エル?ジー?セミコン?カンパニー?リミテッド
Original Assignee :申▲倫▼▲徹▼