Dispositivo de simulación de peligro del circuito lógico
Descripción general
 Es acortar el período de construcción del diseño lógico y detectar fácilmente la ocurrencia de peligro. ] Introducir los datos de conexión lógicas predeterminadas 1, la información de conexión sección 3 de extracción para extraer una relación de conexión entre cada puerta lógica como la información de conexión, las puertas lógicas el estado mostrado por el modelado de la propagación de estado de peligro de cada puerta lógica en el valor lógico una mesa de propagación de estado de puerta lógica 9 para almacenar una tabla de propagación, las conexiones de las puertas lógicas extraídos por la información de conexión sección 3, una simulación de la generación y propagación de peligro usando la tabla de propagación de estado de puerta lógica extraer Y una unidad de salida de resultado de simulación de riesgos 13 para generar un resultado de simulación de riesgos de la unidad de simulación de riesgos 7.
Campo técnico
La presente invención se refiere a un aparato de simulación de riesgos para un circuito lógico, y más particularmente a un aparato de simulación de riesgos para un circuito lógico capaz de acortar el período de construcción del diseño lógico y detectar fácilmente la aparición de peligro.
Antecedentes de la técnica
Entre el diseño lógico fenómenos convencionalmente temporales tales como el progreso anormal de la secuencia se produce salida transitorio accidental se produce por el cambio lento temporal en variables lógicas retardada considerar el diseño de temporización del cambio de señal (en lo sucesivo, un peligro Para investigar la ocurrencia de este peligro y la propagación de este peligro, es común realizar una simulación lógica considerando el retraso del elemento de compuerta. La aparición de un peligro no solo causa un mal funcionamiento de la sincronización sino que también provoca un aumento en el consumo de energía debido a una conmutación innecesaria, por lo que es conveniente verificar en la etapa inicial del diseño.
La figura 6 muestra el contorno del aparato de diseño lógico convencional. El aparato de diseño lógico incluye una unidad de simulación lógica 101 que introduce datos de conexión lógica predeterminados 1 y realiza el diseño lógico deseado considerando el diseño de temporización, el consumo de potencia y similares, y un circuito lógicamente diseñado por la unidad de simulación lógica 101 , Una unidad de análisis de riesgo 103 para analizar un peligro para el circuito dispuesto en la unidad de diseño de disposición 103, y un resultado de análisis que da salida al resultado de análisis de la unidad de análisis de riesgo 103 Y una unidad de salida 107.
El operador de este aparato de diseño lógico se refiere al resultado de análisis, etc., de la unidad de salida de resultado de análisis 107 y se refiere a la ocurrencia de peligro y propagación, etc. En esta referencia, si no se satisface el requisito predeterminado, la información de conexión de los datos de conexión lógica 1 se modifica, la simulación se realiza nuevamente en la unidad de simulación lógica 101, se realizan el diseño de disposición y el análisis de riesgos. Como se describió anteriormente, en el diseño lógico convencional, el diseño se lleva a cabo mientras que la prueba y el error se realizan para corregir datos de conexión lógica hasta que se satisfaga un requisito predeterminado con referencia a resultados de análisis y similares.
Tarea de solución
Como se describió anteriormente, en el aparato de diseño lógico convencional, el tiempo de diseño se ha incrementado debido al diseño al tiempo que corrige los datos de conexión lógica por prueba y error hasta que se satisfacen los requisitos predeterminados. Además, con la tendencia reciente hacia una mayor integración y una mayor escala de circuitos integrados, existe el problema de que el período de construcción del diseño lógico aumenta aún más.
Este análisis de riesgos solo se puede verificar en la etapa final del diseño del circuito donde se determina el diseño, ya que el tiempo de retardo del elemento de compuerta debe reflejar el valor en el circuito lógico, incluido el cableado. Por lo tanto, debe ser después de la simulación lógica y el diseño de diseño que consumen mucho tiempo.
La presente invención se ha realizado en vista de los problemas anteriores y un objeto de la misma para acortar el período de construcción del diseño de la lógica, para proporcionar un aparato de simulación de riesgo de un circuito lógico que puede detectar un peligro se produce fácilmente Está adentro.
Solución
Dado que el análisis de riesgos de la presente invención requiere que el tiempo de retardo del elemento de compuerta refleje el valor del circuito integrado, incluido el cableado, una vez que se determina el diseño, es decir, en la etapa final del diseño Creo que hay una razón por la cual el período de construcción del diseño lógico aumentará debido a que solo se puede verificar. En ese caso, consideramos que la ocurrencia de un peligro puede detectarse en la etapa inicial del diseño lógico modelando el peligro sin utilizar el tiempo de retardo del elemento de compuerta. Para hacerlo, es necesario aclarar qué riesgos han llegado al ciclo de retroalimentación al dar reglas sobre ocurrencia y propagación de peligros para cada puerta lógica y cuando hay un ciclo de retroalimentación como un flip-flop .
A partir de la consideración anterior, el inventor de la presente invención realizó repetidamente estudios cuidadosos, y como resultado, completó la presente invención. Característica de la presente invención recibe una predeterminados datos de conexión lógicos, que representa la información de conexión sección de extracción para extraer una relación de conexión entre cada puerta lógica como información de conexión, y modelar la propagación de estado de peligro de cada puerta lógica en el valor lógico simulación de mesa propagación de estado de puerta lógica de propagación para almacenar una tabla de puerta lógica propagación de estado, las conexiones de las puertas lógicas extraídos por la información de conexión sección de extracción, y la ocurrencia de un peligro usando la tabla de propagación de estado de puerta lógica Y una unidad de salida de resultados de simulación de riesgos para generar un resultado de simulación de riesgos de la unidad de simulación de riesgos.
Aquí, en la tabla de propagación del estado de la compuerta lógica, se modela el peligro y los estados de las compuertas lógicas respectivas cambian constantemente del estado de '0' estado de transición '1' a '0', con el peligro y el estado se instala a '0', el estado de constante '1', '0' desde el estado en el que la transición a '1', el estado se asienta en '1' con el medio de peligro , Modelado de las reglas de ocurrencia y propagación de riesgo modeladas para la relación de conexión de las puertas lógicas extraídas por la unidad de extracción de información de conexión, y basado en esta regla, generación y propagación de un peligro en el circuito lógico Es simulado
Además, al simular un circuito lógico que tiene un circuito de retroalimentación, la unidad de simulación de riesgos calcula el estado de cada una de las compuertas lógicas modeladas en el circuito de retroalimentación en un estado de ajuste a '0' con el peligro se convirtió en el estado de transición de '0' a otro o de '1' de la constante '0', el estado o '0' de la constante '1' a estado asienta en '1' con el peligro Es preferible simular la ocurrencia y la propagación de un peligro en el circuito lógico mediante la conversión a un estado de transición de '1'.
En la configuración de la presente invención, la relación de conexión de las puertas lógicas extrajo la propagación de estado de las puertas lógicas que modela los peligros utilizando puertas lógicas mesa de propagación de estado en términos de valor lógico en la información de conexión sección de extracción, la lógica La simulación de la ocurrencia de peligro y la propagación se realiza utilizando la tabla de propagación del estado de la compuerta. Aquí, en la sección de diseño de disposición mostrada en el ejemplo convencional, era imposible calcular hasta el nivel del transistor, pero de acuerdo con la configuración de la presente invención, incluso antes de que se decida el diseño, se realiza el análisis de riesgos. Es posible analizar fácilmente la ocurrencia del peligro y la propagación. Además, debido a que es posible analizar los peligros en un proceso relativamente ascendente de diseño de circuitos lógicos, es posible diseñar un circuito lógico más efectivo y diseñar un circuito lógico con un consumo de energía aún más reducido.
Además, la parte de salida del resultado de simulación de peligro puede identificar la parte donde el peligro está ocurriendo al operador en la parte de salida del resultado de la simulación de riesgo, acortando así el período de diseño del circuito lógico .
Descripción de las formas de realización preferidas A continuación, se describirá una realización de un aparato de simulación de riesgos para un circuito lógico de acuerdo con la presente invención con referencia a los dibujos.
En la primera realización
En primer lugar, en esta realización, los peligros se modelan usando una lógica multivalor. El caso de utilizar siete valores lógicos S 0, T 0, U 0, S 1, T 1, U 1, XX se describirá a continuación. El significado de cada valor lógico es el siguiente.
S 0: estado estable '0'
T 0: estado de transición de '1' a '0'
U 0: Condición que se establece en '0' con un riesgo en el medio
S1: estado estable '1'
T1: estado de transición de '0' a '1'
U1: Condición que se establece en '1' con un peligro en el camino
XX: estado indefinido
'0'> '1'> '0' o '1'> '0'> '1'> '0'> '0'> '1' con riesgos acompañados de peligros en U0, Significa que vibra antes de que finalmente se establezca en '0' o '1' como '1'.
El valor lógico utilizado en esta realización no está limitado a los siete valores lógicos que se muestran a continuación. Por ejemplo, se pueden usar diferentes valores lógicos para el caso de oscilación solo una vez y el caso de oscilación una pluralidad de veces. De esta forma, al usar diferentes valores lógicos dependiendo de cómo se comporten los peligros, se puede conocer un aumento más preciso en el consumo de energía.
La Tabla 1 muestra la tabla de propagación de estado para la puerta NOT.
ID = 000003 HE = 010 WI = 069 LX = 1155 LY = 2650
La Tabla 2 muestra la propagación de estado para la puerta AND. La propagación de estado para otras compuertas lógicas se puede crear a partir de tablas de propagación de estado para compuertas NOT y compuertas AND.
ID = 000004 HE = 045 WI = 069 LX = 0255 LY = 0 500
Y como se muestra en la Tabla 2 (T0, T1) es que no hay sincronización con la que el tanto '1' por la diferencia en retardo de los dos terminales de entrada es llegar a ser U0, la salida es '0'> '1'> '0 'Como se muestra en la FIG.
A continuación, se describirá un aparato de simulación de riesgos para un circuito lógico de acuerdo con esta realización. aparato de simulación de peligro como se muestra en la Figura 1 del circuito lógico recibe un conjunto de datos de conexión lógicos predeterminados 1, la información de conexión sección 3 de extracción para extraer una relación de conexión entre cada puerta lógica como la información de conexión, cada uno de los modelos lógicos el peligro Una tabla de propagación de estado de puerta lógica 9 para almacenar una tabla de propagación de estado de puerta lógica que expresa la propagación de estado de la puerta por un valor lógico y una relación de conexión de cada puerta lógica extraída por la sección 3 de extracción de información de conexión, Una unidad de simulación de riesgos 7 para llevar a cabo la simulación sobre la ocurrencia y la propagación de un peligro utilizando la Tabla 9 y una unidad de salida de resultados de simulación de riesgos 13 para generar un resultado de simulación de riesgos de la unidad de simulación de riesgos 7.
Aquí, la unidad de extracción de información de conexión 3 es para introducir datos de conexión lógica predeterminados de la unidad de retención de datos de conexión lógica 1 y extraer la relación de conexión de cada puerta lógica de estos datos de conexión lógica como información de conexión. Aquí, en esta realización, es suficiente que los datos de conexión lógica estén en el nivel de puerta lógica, y no es necesario tener un nivel de transistor hasta el nivel de transistor. Como resultado, no hay necesidad de diseño, por lo que el período de construcción del diseño puede acortarse. Además, los datos extraídos se pueden mantener proporcionando la memoria intermedia de información de conexión 5. La tabla de propagación de estado de puerta lógica 9 es para almacenar una tabla de propagación de estado de puerta lógica en la que se modela el peligro y la propagación de estado de cada puerta lógica está representada por un valor lógico. Aquí, la tabla de propagación de estado de cada compuerta lógica es como la tabla de propagación de estado para la compuerta NOT que se muestra en la Tabla 1 y la tabla de propagación de estado para la compuerta NAND que se muestra en la Tabla 2.
La unidad de simulación de riesgos 7 usa la tabla de propagación de estado de compuerta lógica predeterminada almacenada en la unidad de almacenamiento de tablas de propagación de estado de compuerta lógica 9 para determinar si una relación de conexión en la que se genera un peligro o no Es para examinar para cada relación de conexión.
La unidad de generación de patrón de prueba de simulación de peligro 11 es para generar un patrón de prueba de la simulación de riesgo de acuerdo con esta realización. Aquí, los patrones de combinaciones arbitrarias de los valores lógicos S 0, T 0, U 0, S 1, T 1, U 1, XX descritos anteriormente se generan y se envían a la unidad de simulación de riesgos 7.
La unidad de salida del resultado de la simulación de riesgos 13 es para emitir el resultado de la simulación de riesgos de la unidad de simulación de riesgos 7. Este resultado puede ser el utilizado en sistemas informáticos ordinarios, como un dispositivo CRT y un dispositivo de impresora. Además, al proporcionar la función de gráficos en la salida, se mejora la operabilidad del operador, por lo que el período de construcción del diseño lógico se puede acortar aún más.
A continuación, se describirá la operación del aparato de simulación de riesgos de acuerdo con la presente invención. En primer lugar, el operador selecciona los datos de conexión lógica deseados de la unidad de retención de datos de conexión lógica 1 y los introduce en la unidad de extracción de información de conexión 3. La unidad de extracción de información de conexión 3 verifica la relación de conexión de cada puerta lógica de los datos de conexión lógica de entrada, examina cómo se propaga la señal y emite el resultado como información de conexión.
A continuación, en la unidad de simulación de riesgos 7, se lleva a cabo una simulación de si existe o no un peligro en cuanto a la relación de conexión de cada puerta lógica en función de la información de conexión de entrada. La simulación, de acuerdo con el cambio del patrón de prueba enviada por la unidad de generación de patrón de prueba de simulación de peligro 11 los valores iniciales de todas las puertas incluidas en el circuito en el que el XX, de S0, T0, S1, T1 Agregando uno de ellos y calculando el resultado en base a la tabla de propagación del estado de la compuerta lógica dada para cada compuerta lógica. Si hay una puerta que se convierte en U 0 o U 1 en el medio de la simulación, significa que es una parte de ocurrencia de peligro y muestra la parte donde ocurre este peligro.
Entonces, si el resultado se produce este peligro, se da salida a la unidad de salida de resultados de simulación de peligro 13, mediante la visualización de que el operador de salida puede comprender la parte que la ocurrencia de un peligro.
Segunda realización
A continuación, en esta realización, se describirá en particular la simulación de riesgos de un circuito lógico que tiene un bucle de realimentación. En el circuito lógico que tiene este circuito de retroalimentación, es necesario aclarar qué se convierte en el peligro que alcanza el circuito de retroalimentación. En la presente realización, se describirá un circuito lógico que tiene un flip-flop como un circuito lógico que tiene un bucle de realimentación.
La Figura 2 es un modelo para reducir los riesgos en flip-flops. En la operación de un circuito secuencial general, se repiten la ocurrencia de un peligro en la porción del circuito combinacional y la desaparición del peligro en la parte de flip-flop. Para realizar la extinción de este peligro mediante simulación, es decir, para simular el comportamiento de un circuito real, se inserta un elemento virtual. En la presente realización, se inserta un elemento F para absorber el peligro antes de la salida Q. La regla de propagación del elemento F se muestra en la Tabla 3. IN es una entrada al elemento F, F es una salida del elemento F, y RP es un estado inicial del elemento F.
ID = 000005 HE = 140 WI = 037 LX = 0415 LY = 0800
Al insertar el elemento F de esta manera, se puede realizar una simulación de riesgos de un circuito lógico que tiene un circuito de retroalimentación.
A continuación, se describirá un aparato de simulación de riesgos para un circuito lógico de acuerdo con esta realización. Básicamente, se puede usar la configuración de la primera realización, pero es necesario un medio para insertar un elemento virtual en la parte del bucle de realimentación del circuito lógico que tiene el bucle de realimentación. Este medio se proporciona preferiblemente en la unidad de simulación de riesgos 7 descrita anteriormente.
A continuación, se describirá un ejemplo de simulación de riesgos de un circuito lógico que tiene un circuito de realimentación. En las figuras 3, 4 y 5 se muestran tres tipos de circuitos divididos por tres. Estas cifras son las producidas por la unidad de salida del resultado de la simulación de riesgos 13 como resultado de la simulación de riesgos por el aparato de simulación de riesgos descrito anteriormente. Los nodos donde aparecen los peligros en la figura se indican con líneas diagonales en negrita. En el caso de la figura 3, se produce un peligro en la salida, pero no aparece en la salida de las figuras 4 y 5.
Como se describió anteriormente, en la configuración de riesgos de acuerdo con la presente realización, es imposible analizar el peligro a menos que se realice el diseño de disposición convencional, pero de acuerdo con la presente realización, modelando el peligro, El análisis de riesgos se puede realizar.
Como se describió anteriormente, los peligros se pueden analizar fácilmente modelando los peligros, de modo que es posible analizar los peligros en un proceso relativamente ascendente del diseño del circuito lógico. Como resultado, se puede hacer un diseño de circuito lógico más efectivo, de modo que se pueda diseñar un circuito lógico con un consumo de energía aún más reducido.
Además, al hacer que la unidad de salida del resultado de la simulación de riesgos 13 entienda la parte donde se ha producido este riesgo, el período de construcción del circuito lógico puede acortarse.
Efecto de la invención
Como se describió anteriormente, de acuerdo con el aparato de simulación de riesgos del circuito lógico de la presente invención, es posible analizar fácilmente el peligro modelando el peligro. Además, debido a que es posible analizar los peligros en un proceso relativamente ascendente de diseño de circuitos lógicos, es posible diseñar un circuito lógico más efectivo y diseñar un circuito lógico con un consumo de energía aún más reducido.
Además, al hacer que la parte de salida del resultado de la simulación de riesgos comprenda la parte donde se ha producido este riesgo, el período de construcción del circuito lógico puede acortarse.
La figura 1 es un diagrama de bloques de un aparato de simulación de riesgos de acuerdo con la presente invención.
Fig. 2 Modelo para eliminar peligros en flip-flops. Se inserta un elemento F para insertar el peligro antes de la salida Q.
La Figura 3 muestra un ejemplo de un circuito de división por tres en el que aparece un peligro en la salida.
La Figura 4 muestra un ejemplo de un circuito de división por 3 en el que no se produce ningún peligro en la salida.
La Figura 5 muestra un ejemplo de un circuito de división por tres en el que se produce un peligro en la salida.
La figura 6 es un diagrama de bloques que muestra un esquema de un aparato de simulación convencional.
1 Datos de conexión lógica
3 Extractor de información de conexión
5 Tampón de parte de información de conexión
7 simulación de riesgos
9 Tabla de propagación del estado de la compuerta lógica
11 Unidad de generación de patrones de prueba para simulación de riesgos
13 Unidad de salida del resultado de simulación de peligro
15 elementos
101 Sección de simulación lógica
103 Sección de diseño de diseño
105 Sección de análisis de riesgos
107 Unidad de salida del resultado del análisis
Reclamo
Escribe las reivindicaciones 1 dados datos de conexión lógicos, puertas lógicas el estado mostrado la información de conexión sección de extracción para extraer una relación de conexión entre cada puerta lógica como información de conexión, y modelar la propagación de estado de peligro de cada puerta lógica en el valor lógico una mesa de propagación de estado de puerta lógica para almacenar la tabla de propagación, los peligros de la relación de conexión de cada puerta lógica es extraída por la información de conexión sección de extracción, para simular la propagación y generación de peligro usando la tabla de propagación de estado de puerta lógica Aparato de simulación de riesgos para un circuito lógico, que comprende: una unidad de simulación y una unidad de salida de resultado de simulación de riesgos que emite un resultado de simulación de riesgos de la unidad de simulación de riesgos.
2. La tabla de propagación de estado de compuerta lógica según la reivindicación 1, en la que la tabla de propagación de estado de compuerta lógica modela los estados de riesgo para cambiar constantemente los estados de '0', '1' a '0', y con el peligro y el estado se instala a '0', el estado de constante '1', '0' desde el estado en el que la transición a '1', el estado se asienta en '1' con el medio de peligro Modelado de la ocurrencia de peligro modelada y reglas de propagación para la relación de conexión de las puertas lógicas extraídas por la unidad de extracción de información de conexión, y basado en esta regla, generación y propagación de peligros en el circuito lógico Cuando el aparato de simulación de riesgos simula una simulación de riesgos de un circuito lógico según la reivindicación 1.
La reivindicación 3 en el que la unidad de simulación de riesgos, cuando se realiza una simulación de un circuito lógico que tiene un bucle de retroalimentación, el estado de cada puerta lógica es la modela dentro del bucle de realimentación se asienta a '0' con el peligro estado desde el estado o '1' de la constante '0' se convirtió en un estado de transición a '0', el estado se instala el riesgo de asociación con el estado '1' constantemente '1' o '0' A un estado de transición de '1' para simular la generación y propagación de peligro en el circuito lógico.
Dibujo :
Application number :1997-016649
Inventors :株式会社東芝
Original Assignee :平林莞爾