Convertidor digital / analógico
Descripción general
 Al generar datos digitales mediante el procesamiento de software de la CPU y la realización de conversión D / A, evita la salida analógica errónea debido a un error de los datos digitales causado por el mal funcionamiento de la CPU. ] La CPU 1 está preconfigurada desde los dos puertos de salida 2 y 3 de la CPU 1, de modo que se generan los mismos datos cuando la CPU es normal y se generan datos diferentes cuando son anormales. El pestillo 5 bloquea el dato 'a' solo cuando ambos datos 'a' y 'b' son coincidentes en el comparador 4, y se convierte en forma analógica por el convertidor D / A 6. Cuando falla la CPU 1, dado que los datos a y b son diferentes entre sí, no está bloqueada y no se puede obtener una salida analógica errónea.
Campo técnico
La presente invención se refiere a un convertidor digital / analógico, un convertidor digital / analógico, en particular, a los datos digitales para generar un conjunto de datos digitales por capturas y eventos externos, tales como la información de supervisión por procesamiento de software del dispositivo supervisado para ser convertida en una señal analógica (D / A) aparato de conversión.
Antecedentes de la técnica
La figura 7 muestra esquemáticamente un convertidor D / A convencional de este tipo. En la figura 7, la CPU 1 tiene la función de capturar información de monitorización desde un dispositivo monitorizado (no mostrado) y generar y emitir datos digitales correspondientes a la información de monitorización desde el puerto de salida 2. Para realizar esta función, existe un software de procesamiento para generar datos digitales a partir de la información de supervisión, y la CPU 1 opera mediante este software.
Los datos digitales así generados se convierten en una señal analógica mediante el convertidor D / A 6 y salen al exterior, de modo que se realizan diversos tipos de control del aparato supervisado.
Tarea de solución
En un convertidor D / A que utiliza una CPU que funciona con dicho software, cuando se produce un error de software debido a la fuga de la CPU o similar, la señal de salida analógica anormal se dirige al exterior y el dispositivo monitoreado no se puede controlar adecuadamente Hay un problema
Un objetivo de la presente invención es evitar una salida anormal de datos digitales desde un puerto de salida de una CPU provocado por el mal funcionamiento o descontrolado de una CPU y evitar que se emita una señal analógica anormal desde el convertidor D / A. Y para proporcionar un convertidor D / A.
Solución
De acuerdo con la presente invención, se proporciona un dispositivo de conversión digital / analógica adaptado para convertir una salida de datos digitales determinada por procesamiento de software en una señal analógica, que funciona mientras se captura un evento externo y corresponde a un evento externo en ese momento Medios generadores de datos digitales para generar datos digitales que han sido generados por dichos primeros medios de generación de datos digitales y que generan un par de datos digitales primero y segundo basados ​​en dichos datos digitales; Se pueden obtener medios de retención para recuperar uno de ellos y medios de conversión para convertir la salida de retención en una señal analógica.
En el caso de generar datos digitales por procesamiento de software basado en un evento externo tal como la información de monitoreo del dispositivo monitoreado, el mismo par de datos digitales se genera en paralelo, y cuando la CPU es normal, estos pares de digitales Al utilizar el hecho de que los datos son los mismos, se trata de datos diferentes cuando se utiliza una anomalía, y un solo dato se bloquea cuando coinciden ambos datos, y esto se convierte en D / A.
Se describirá con referencia a los dibujos Los ejemplos de la invención se muestran a continuación.
La figura 1 es un diagrama de bloques de una realización de la presente invención. La CPU 1 tiene dos puertos de salida 2 y 3, y recibe eventos externos (no mostrados) como la información de monitoreo y genera datos digitales a, b mediante el procesamiento de software basado en el evento externo para generar dos Para los puertos de salida 2 y 3, respectivamente. En este caso, si la CPU 1 es normal, los datos a y b, respectivamente, emitidos a los dos puertos 2 y 3 son los mismos datos digitales, pero cuando la CPU falla, la función de generación de datos digitales genera diferentes datos digitales .
Más específicamente, por ejemplo, se usan los datos digitales a y b generados de acuerdo con el diagrama de flujo de procesamiento mostrado en la figura 2. Con referencia a la figura 2, cuando se introduce cierta información de supervisión desde el dispositivo monitorizado (etapa 21), se generan datos digitales de acuerdo con un procedimiento de procesamiento predeterminado (etapa 22).
Los datos digitales así generados se almacenan en dos áreas (direcciones) diferentes en una memoria (no mostrada) (paso 23). A continuación, los datos digitales se leen de la memoria (etapa 24) y se envían a los puertos de salida 2 y 3 de la CPU 1 de la figura 1, respectivamente.
Los datos digitales a y b de los puertos de salida 2 y 3 se introducen en el comparador 4, y se juzga si hay coincidencia o no. Cuando coinciden entre sí, se genera una señal de coincidencia c y se utiliza como la entrada de reloj CLK del circuito D F / F (D flip-flop) 5.
En el circuito D F / F 5, los datos digitales a del puerto de salida se enclavan en el momento del reloj CLK. La salida de pestillo d se emite como una señal analógica mediante el convertidor D / A 6.
La figura 3 es un diagrama de flujo de procesamiento que muestra el procedimiento de operación del bloque de la figura 1. Cuando la CPU 1 es normal, opera de acuerdo con el diagrama de tiempos de la fig. Es decir, si la CPU opera normalmente, como queda claro a partir del flujo de procesamiento mostrado en la figura 2, los dos datos de lectura a y b de la memoria deberían ser iguales.
Por lo tanto, D en datos de salida a, b partido el tiempo t2, t4, t6 en cada detectada por los puertos de salida de datos x 2, y, z son secuencialmente t2, t4, t6 cada partido de temporización desde ambos puertos de salida Y está enganchado en el circuito F / F 5 (paso 31 35). Estas salidas de enclavamiento se introducen respectivamente en el convertidor D / A 6 y se convierten secuencialmente en señales analógicas (paso 36).
La figura 5 es un diagrama de temporización de operación de cada parte en el caso donde la CPU 1 es anormal, y se supone que la CPU 1 se vuelve anormal entre los tiempos t 2 t 3 en la figura 5. Entonces, como es evidente a partir del diagrama de flujo de la figura 2, la identidad entre los datos digitales a y b emitidos desde los puertos de salida 2 y 3 no está garantizada.
Esto es porque, ya que el software que controla el diagrama de flujo de la Fig. 2 no se ejecuta con éxito, el control de escritura y lectura a la memoria (control tal como la dirección) es anormal en el Paso 23 y el Paso 24, completamente diferente al azar cada uno de la memoria Se leen dos datos, y la probabilidad de coincidencia de ambos datos es extremadamente pequeña (paso 34 en la figura 3).
Este estado se muestra como datos A y B en la figura 5, de modo que la señal de coincidencia c no sale del comparador 4 en los tiempos t 2 y t 3, y como resultado, durante el período T en la figura 5, Los datos W se mantienen en el circuito D F / F 5 tal como están, y los datos incorrectos no se bloquean (paso 37).
La figura 6 es un diagrama de flujo que muestra otro ejemplo de la función de la CPU 1 de la figura 1. En el ejemplo de la figura 2, se maneja una única pieza de software, pero en este ejemplo, el mismo software se opera en paralelo y 2 Se obtienen uno y dos datos digitales.
Con referencia a la figura 6, en respuesta a la entrada de información de monitorización (paso 61), se generan datos digitales de manera independiente en cada paso de generación de datos digitales 62, 63 de dos programas. Cada datos digitales (también puede ser una memoria diferente en la misma memoria) para cada escritura se escribe de memoria (paso 64, 65), por cada uno de los datos se leen de la misma, tal como una memoria y, posteriormente, los puertos de salida 1 y 2 (Pasos 66, 67).
También en este ejemplo, el mismo procesamiento no se realiza en los pasos 62, 63, pasos 64, 65, pasos 66, 67, etc. debido a un mal funcionamiento de la CPU 1, y la probabilidad de que diferentes datos a, b se envíen al puerto de salida Es obvio que se volverá extremadamente alto.
Efecto de la invención
Como la ordenación, de acuerdo con la presente invención, que los datos digitales en ese momento para detectar la anormalidad de los datos digitales debido a un mal funcionamiento de la CPU de modo que en la forma no suministrado a la unidad de conversión A / D, lo que impide la salida del convertidor analógico anormalidad Tiene un efecto.
La figura 1 es un diagrama de bloques de una realización de la presente invención.
La figura 2 es un diagrama que muestra un ejemplo de un flujo de procesamiento de operación de la CPU 1 de la figura 1.
La figura 3 es un diagrama de flujo que muestra el funcionamiento de la realización de la figura 1.
La figura 4 es un diagrama de tiempos que muestra el funcionamiento de cada parte de la figura 1 cuando la CPU es normal.
La figura 5 es un diagrama de tiempos que muestra el funcionamiento de cada parte de la figura 1 cuando se produce una anomalía de CPU.
6 es un diagrama que muestra otro ejemplo de un flujo de procesamiento de operación de la CPU 1 de la figura 1.
La figura 7 es un diagrama de bloques esquemático de un convertidor D / A convencional.
1 CPU
2, 3 puerto de salida
4 comparador
5 D F / F circuito
6 convertidor D / A
Reclamo
Los datos digitales de salida de datos digital, que se determina por las reivindicaciones 1 software procesamiento de un aparato / convertidor analógico digital que convierte una señal analógica, que corresponde respectivamente a operar mientras capta algún evento externo fuera de eventos en ese momento Medios de generación de datos digitales para generar un par de primer y segundo datos digitales sobre la base de los datos digitales, y medios para generar uno o más datos digitales primero y segundo solo cuando el par de datos digitales primero y segundo coinciden entre sí Y una conversión significa convertir la salida de retención en una señal analógica.
En el que dicho medio de generación de datos digitales comprende medios para generar datos digitales correspondientes a dicho evento externo, medios para escribir dichos datos digitales en regiones primera y segunda que son diferentes entre sí en la memoria respectivamente, Medios para leer los datos digitales de la primera y segunda áreas respectivamente y emitirlos como el primer y segundo datos digitales, y medios de control de software para controlar cada uno de los medios 1.
3. Dispositivo de generación de datos digitales según la reivindicación 1, en el que dichos medios de generación de datos digitales tienen un primer y un segundo medios de control de software para generar dichos datos digitales primero y segundo en el mismo procedimiento mientras operan en paralelo entre sí como dicho evento externo 2. El aparato convertidor digital / analógico según la reivindicación 1, en el que
En el que dichos medios de retención comprenden un comparador para comparar dichos datos digitales primero y segundo, un circuito de retención para enganchar uno de dichos primer y segundo datos digitales cuando dicha salida de comparación indica coincidencia, 14. Aparato de conversión digital según la reivindicación 13, en el que el aparato de conversión digital-analógica comprende:
Dibujo :
Application number :1997-016334
Inventors :日本電気エンジニアリング株式会社
Original Assignee :木村広行