Sistema de procesamiento de datos de auto sincronización con detector de transición de tipo de bajo consumo de energía
Descripción general
 Se realiza un sistema de procesamiento de datos con bajo consumo de energía. El sistema de procesamiento de datos comprende un circuito digital que tiene una pluralidad de entradas (33), sensible a una transición lógica en una de dichas entradas, para producir una salida después de un tiempo lógico de dicha entrada, después de que haya transcurrido un tiempo de procesamiento (31), un detector de transición que detecta la ocurrencia de una transición lógica en cualquiera de dichas entradas y genera una señal de detección indicativa de dicha ocurrencia, que comprende: una salida (39) para suministrar dicha señal de detección Un circuito de temporización acoplado a una salida de dicho subcircuito de retención para recibir dicha señal de detección y generar una señal de lapso de tiempo después de un tiempo de retardo sustancialmente igual a dicho tiempo de procesamiento, 43).
Campo técnico
La presente invención se refiere a aplicar el concepto de autotiempo al procesamiento de datos, y más particularmente a la detección de transición en un campo de aplicación de procesamiento de datos en el que se considera importante el bajo consumo de potencia.
Antecedentes de la técnica
Los sistemas de procesamiento de datos se usan prácticamente en innumerables aplicaciones relacionadas con todos los aspectos de la vida. En aplicaciones en las que el sistema de procesamiento de datos se alimenta desde la batería durante un período de tiempo significativo, es particularmente deseable minimizar el consumo de potencia del sistema de procesamiento de datos. Entre los ejemplos de sistemas que usan energía de la batería durante un período de tiempo considerable se incluyen los sistemas portátiles de procesamiento de datos, como los sistemas informáticos portátiles y de subportátil, y los sistemas de procesamiento de datos remotos, como áreas remotas, áreas con condiciones climáticas peligrosas, Se incluyen los sistemas de procesamiento de datos adoptados en la zona. En los sistemas de procesamiento de datos que utilizan el concepto de auto sincronización, y además en los sistemas de procesamiento de datos como se describe a continuación, la detección de la transición es un factor importante en términos de consumo de energía.
Tarea de solución
En los sistemas de procesamiento de datos convencionales que emplean el concepto de auto sincronización, el tamaño del detector de transición aumenta con el tamaño del circuito de procesamiento de datos que lo acompaña, y la mala influencia en el sistema principal en términos de tamaño y consumo de energía. Es ejercicio.
Por lo tanto, es deseable proporcionar un detector de transición que no dependa de su circuito de procesamiento de datos asociado para los sistemas de procesamiento de datos que emplean el concepto de auto sincronización.
Solución
La presente invención proporciona un detector de transición que no depende del tamaño de un circuito de procesamiento de datos que acompaña su tamaño a un sistema de procesamiento de datos que adopta el concepto de auto sincronización.
Ejemplos
La figura 1 es un diagrama de bloques de un sistema de procesamiento de datos 20 según la presente invención. El sistema de procesamiento de datos 20 incluye un circuito de procesamiento de datos 21 y dispositivos periféricos 23, 25, 27 y 29. En la realización ilustrada de la Fig. 1, el circuito de procesamiento de datos 21 está conectado a cada uno de los circuitos periféricos 23, 25, 27, y 29, el circuito de procesamiento de datos 21 y circuitos periféricos 23, 25, 27, y 29 La información se intercambia entre ellos. Sin embargo, como se hará evidente a partir de la siguiente descripción, el sistema de procesamiento de datos de acuerdo con la presente invención, cualquier número y cualquier tipo (circuitos periféricos 23, 25, 27, y 29 tales como) los circuitos periféricos y los dispositivos periféricos Y que pueden estar interconectados entre sí y con el circuito de procesamiento de datos 21 de cualquier manera conocida por los expertos en la materia o concebibles en el futuro Tu puedes Como un ejemplo: un microprocesador como un circuito de procesamiento de datos 21, una unidad de control de memoria para controlar el acceso a la DRAM como un circuito periférico 23, una unidad de control de bus como el circuito periférico 25, una memoria no volátil tal como ROM o EPROM como circuitos periféricos 27, Se puede mencionar una unidad de control gráfico que realiza una interfaz con el dispositivo de visualización gráfica como el circuito periférico 29. Como otro ejemplo: el módulo de circuito sumador como un circuito de procesamiento de datos 21, la memoria caché en el chip como un circuito periférico 23, ejecutado como un circuito periférico 25 / unidad de almacén de carga, e incluiría rama compensado (rama offset) como la periferia 27 .
La figura 2 muestra la porción del circuito de procesamiento de datos 21 de la figura 1 en más detalle. La lógica 31 de procesamiento de datos recibe la entrada en 33 y realiza el procesamiento de datos sobre la misma y luego proporciona la salida en 35 que es la entrada al siguiente bloque 47 de la lógica de procesamiento de datos. La entrada 33 es impulsada por la salida de la circuitería de retención 37. A la entrada del circuito de retención 37, los datos a procesar por el circuito lógico de procesamiento de datos 31 están conectados. La señal de carga suministra un reloj al pestillo del circuito 37 de pestillo, de modo que los datos deseados se suministran a la entrada 33 del circuito 31 lógico de procesamiento de datos. Una vez que los datos deseados se enclavan en la entrada 33 de la lógica de procesamiento de datos 31 a través del circuito de enclavamiento 37, la lógica de procesamiento de datos 31 proporciona una salida en respuesta a la entrada 33 a la entrada 33. La lógica 31 de procesamiento de datos requiere una cierta cantidad de tiempo, denominado aquí tiempo de procesamiento, hasta que proporciona la salida 35 en respuesta a la entrada 33. Es decir, después de que la entrada 33 se engancha a través del circuito de retención 37, la salida 35 utilizable por el siguiente bloque de circuitos lógicos 47 no se suministra hasta que transcurra el tiempo de procesamiento para el bloque de circuitos lógicos 31. Una vez que ha transcurrido este tiempo de procesamiento, el circuito lógico 31 completa su trabajo de procesamiento de datos y se proporciona una salida 35 como una entrada disponible para el próximo bloque de circuitos lógicos 47. Como se describió anteriormente, el siguiente bloque de circuitos lógicos 47 tiene que esperar a que transcurra el tiempo de procesamiento antes de comenzar la operación de procesamiento de datos, pero desde el punto de vista del rendimiento, se usa la salida 35 del circuito lógico 31 Preferiblemente se excita para comenzar su trabajo de procesamiento de datos tan pronto como sea posible tan pronto como sea posible.
Para permitir que el bloque de circuitos lógicos 47 comience su trabajo de procesamiento de datos tan pronto como sea posible, un detector de transición incorporado por el circuito de enganche 41 de la figura 2 y una Circuito 43 se proporcionan. El detector de transición 41 es, por ejemplo, un circuito pequeño de retención único tal como un circuito biestable de tipo D en el que se ingresa un circuito lógico 1 a su entrada de datos y se ingresa una señal de carga a su entrada de reloj. De esta manera, el tiempo para la transición a uno de la entrada lógica 33 es generado por los nuevos datos a través de los circuitos de retención (circuitería pestillo) 37 en respuesta a la señal de carga está sincronizado, el subcircuito de pestillo 41 también carga de la señal , Se proporciona un reloj desde la lógica 1 hasta su salida de datos. La salida de datos del circuito pequeño de retención 41 actúa así como la señal de detección de transición 39, que es una entrada al circuito de auto sincronización 43. La función de auto-sincronización mostrada en 43 está diseñada para medir el tiempo de procesamiento asociado con la lógica de procesamiento de datos 31. Por lo tanto, al recibir la señal de detección de transición 39 desde el pestillo 41 del detector de transición, la función 43 de autolimación emite una señal de tiempo transcurrido (denominada en lo sucesivo 'señal transcurrida') después del tiempo de procesamiento posterior. El siguiente bloque 47 de la lógica de procesamiento de datos recibe esta señal de lapso de tiempo y en respuesta a esto inicia su trabajo de procesamiento de datos en la salida 35 suministrada desde la lógica de procesamiento de datos 31. En este momento, se prepara una salida 35 para que pueda usarse para procesar en el circuito lógico de procesamiento de datos 47.
Debido a la señal de progreso generada por la función de autolimerización 43, la lógica de procesamiento de datos 47 procesa inmediatamente su procesamiento de datos (es decir, después de que ha transcurrido el tiempo de procesamiento de la lógica de procesamiento de datos 31) después de que la salida 35 esté preparada para su uso Puedes comenzar a trabajar La señal transcurrida también se realimenta a la entrada de restablecimiento del pestillo 41 del detector de transición de modo que la señal 39 de detección de transición puede volver nuevamente al nivel bajo cuando la señal transcurrida pasa a ser alta. Independientemente del tamaño de la lógica de procesamiento de datos 31 y el número de entradas 33 a la misma, lo que se necesita para generar la señal de detección de transición 39 es un único circuito pequeño de retención 41, por ejemplo, un registro único. Bit o un solo flip-flop. Esto es preferible en términos de consumo de energía y área de circuito integrado.
La Figura 3 muestra un ejemplo de la función de auto sincronización de la FIG. En la figura 3, la función de auto-sincronización se realiza mediante un circuito lógico de división de bits, que es literalmente el mismo que el camino temporalmente peor a través de la lógica 31 de procesamiento de datos. Por ejemplo, en un sumador paralelo de 32 bits con un par de entradas de 32 bits, la ruta del peor caso sería la ruta del bit más significativo de cualquiera de los 32 bits. De esta manera, el circuito lógico de la ruta del bit de entrada más significativo se reproduce con precisión en el circuito lógico de división de bits de la función de auto sincronización de la FIG.
La Figura 4 muestra otro ejemplo de la función de auto sincronización de la FIG. En la figura 4, un inversor está dispuesto en una forma de cadena para simular el tiempo de procesamiento del circuito lógico de división de bits de la figura 3. Aunque se muestra un inversor en la figura 4, es suficiente colocar otros elementos de retardo adecuados en una cadena. Aunque característica de auto-temporizado de la Figura 4 es inferior generalmente con una precisión de la aproximación del tiempo de procesamiento de la lógica de procesamiento de datos 31 de la aproximación del circuito lógico rebanada bit de la Fig. 3, hacia la configuración de la figura 4 está generalmente en el consumo de energía y el área de circuito integrado Es bajo en costo.
Aunque se han descrito realizaciones ilustrativas de la presente invención, esta descripción no pretende limitar el alcance de la presente invención. La presente invención se puede realizar como varias realizaciones.
Los siguientes párrafos se describen adicionalmente con respecto a la descripción anterior.
(1) un dispositivo electrónico digital que tiene una pluralidad de entradas, sensible a una transición lógica en una de dichas entradas, después de una transición lógica de dicha entrada, un circuito digital que genera una salida después de que ha transcurrido un tiempo de procesamiento Un detector de transición para detectar la ocurrencia de una transición lógica en cualquiera de dichas entradas y para generar una señal de detección indicativa de dicha ocurrencia, comprendiendo dicho detector de transición un subcircuito de retención que tiene una salida para proporcionar dicha señal de detección Un detector de temporización acoplado a una salida de dicho subcircuito de retención para recibir dicha señal de detección y generar una señal de lapso de tiempo después de un tiempo de retardo aproximadamente igual a dicho tiempo de procesamiento.
2. El aparato de la reivindicación 1, que comprende además: circuito de retención para proporcionar dicha transición lógica a una entrada de dicho circuito digital, comprendiendo además dicho circuito de retención: una señal de reloj acoplada a una entrada de reloj de dicho pequeño circuito de retención de dicho detector de transición Un dispositivo electrónico digital que incluye un circuito de retención que tiene una entrada de reloj para recibir una señal de reloj.
3. El aparato de la reivindicación 2, en el que el circuito pequeño de retención del detector de transición incluye una entrada de datos suministrada con un nivel lógico fijo.
4. El aparato de la reivindicación 3, en el que el subcircuito de retención del detector de transición incluye una entrada de reinicio a la que se suministra la señal de tiempo transcurrido.
5. El aparato de la reivindicación 1, en el que el subcircuito de retención del detector de transición incluye una entrada de reinicio a la que se suministra la señal de tiempo transcurrido.
6. El aparato de la cláusula 1, en el que el circuito digital incluye un circuito sumador paralelo.
(7) Un sistema de procesamiento de datos que comprende: un circuito de procesamiento de datos (circuito) para realizar el trabajo de procesamiento de datos en datos y un circuito periférico conectado al circuito de procesamiento de datos para intercambiar información con el circuito de procesamiento de datos En el que dicho circuito de procesamiento de datos comprende un subcircuito de procesamiento de datos que tiene una pluralidad de entradas y que responde a una transición lógica en una de dichas entradas y que genera una salida después de un tiempo de procesamiento después de dicha transición lógica de entrada, Un detector de transición para detectar la ocurrencia de una transición lógica en cualquiera de dichas entradas y para generar una señal de detección indicativa de dicha ocurrencia, comprendiendo dicho detector de transición: un circuito pequeño de retención que tiene una salida para proporcionar dicha señal de detección Un circuito conectado a una salida de dicho circuito pequeño de retención para recibir dicha señal de detección y una señal de caída después de un tiempo de retardo que simula dicho tiempo de procesamiento, Incluye un detector de transición que comprende circuito de auto-cronometrado para los productos, el sistema de procesamiento de datos.
8. Sistema según la reivindicación 7, en el que la circuitería de procesamiento de datos es un circuito de retención para proporcionar la transición lógica a la entrada del subcircuito de procesamiento de datos, el circuito pequeño de retención del detector de transición. Un circuito de retención que tiene una entrada de reloj para recibir una señal de reloj también está acoplado a una entrada de reloj de dicho circuito de retención.
9. El sistema de la reivindicación 8, en el que el subcircuito de retención del detector de transición tiene una entrada de datos suministrada con un nivel lógico fijo.
10. El sistema de la reivindicación 9, en el que el circuito pequeño de retención del detector de transición incluye una entrada de restablecimiento a la cual se suministra la señal de tiempo transcurrido.
11. El sistema de la reivindicación 7, en el que el circuito pequeño de retención del detector de transición incluye una entrada de restablecimiento a la que se suministra la señal de tiempo transcurrido.
12. El sistema de la reivindicación 7, en el que el subsistema de procesamiento de datos incluye un circuito sumador paralelo.
(13) Un método de señalización de que una salida de un circuito digital está lista, que comprende: detectar la ocurrencia de una transición lógica en una entrada del circuito digital; detectar la ocurrencia usando un circuito pequeño de retención Proporcionar un tiempo de retardo adecuado para permitir que el circuito digital genere la salida en respuesta a la generación de la señal de detección, y luego generar una señal de lapso de tiempo Comprendiendo un proceso.
(14) El método según el párrafo 13, en el que se utiliza un circuito de retención para suministrar la transición lógica a una entrada del circuito digital, y se suministra una única señal de reloj al circuito de retención y el circuito pequeño de retención como un reloj Incluyendo la entrada
15. El aparato de la reivindicación 1, en el que el circuito digital es un subcircuito de procesamiento de datos y además incluye otro subcircuito de procesamiento de datos, y el subcircuito de procesamiento de datos adicional realiza el primer procesamiento de datos mencionado. Una entrada de datos acoplada a la salida del circuito pequeño y una entrada de control para recibir la señal de tiempo transcurrido desde el circuito de temporización, mientras que el subcircuito adicional de procesamiento de datos responde a la señal de tiempo transcurrido. Un dispositivo electrónico digital adaptado para iniciar el procesamiento de datos recibidos desde dicho subcircuito de procesamiento de datos mencionado inicialmente a una entrada de datos.
(16) Señales de que la salida (35) del segundo circuito de procesamiento de datos (31) está preparada para el procesamiento por el primer circuito de procesamiento de datos al primer circuito de procesamiento de datos (47) Se proporciona un método para informar.
Efecto de la invención
La figura 1 es un diagrama de bloques de un sistema de procesamiento de datos según la presente invención.
La figura 2 es un diagrama de bloques de una parte del circuito de procesamiento de datos de la figura 1;
La figura 3 muestra un ejemplo de proporcionar la función de auto sincronización de la figura 2.
La figura 4 es un diagrama que muestra otro ejemplo de proporcionar la función de auto sincronización de la figura 2;
20 Sistema de procesamiento de datos
21 Circuito de procesamiento de datos
23, 25, 27, 29 Circuito periférico
31 Circuito lógico de procesamiento de datos
33 Entrada
35 salidas
37 circuito de cierre
39 Señal de detección de transición
41 pequeño circuito de cierre
43 Función de auto tiempo
47 Circuito lógico de procesamiento de datos
Reclamo
Un dispositivo electrónico digital que tiene una pluralidad de entradas, que responde a una transición lógica en una de las entradas, para generar una salida digital después del tiempo de procesamiento de la entrada, Un circuito, un detector de transición que detecta la ocurrencia de una transición lógica en cualquiera de dichas entradas y que genera una señal de detección indicativa de dicha ocurrencia, que comprende: un subcircuito de retención que tiene una salida para proporcionar dicha señal de detección Y un circuito de temporización acoplado a una salida de dicho circuito pequeño de retención para recibir dicha señal de detección y generar una señal de lapso de tiempo después de un tiempo de retardo aproximadamente igual a dicho tiempo de procesamiento.
2. Un método para señalizar que una salida de un circuito digital está lista, que comprende los pasos de detectar la ocurrencia de una transición lógica en una entrada de dicho circuito digital y detectar dicha ocurrencia usando un circuito pequeño de retención Proporcionar un tiempo de retardo adecuado para permitir que el circuito digital genere la salida en respuesta a la generación de la señal de detección, y luego generar una señal de lapso de tiempo Comprendiendo un proceso.
Dibujo :
Application number :1997-016280
Inventors :テキサスインスツルメンツインコーポレイテツド
Original Assignee :ウミングコ