Circuito generador de tensión negativa de la bomba de carga
Descripción general
 generador de tensión de carga negativa Transistor tipo de bomba fenómeno pestillo de arriba para evitar la ocurrencia circuitos presente invención en una célula de la bomba es creado por el sustrato de tipo P a la original, donde n es un número entero, conectados en serie de n Un circuito de suministro de voltaje negativo de tipo bomba de carga para suministrar una tensión negativa (VN) a una salida (2 ') mediante una acción de bombeo con una carga negativa cargada en una celda de bomba (C '1 C' n) Y un transistor de tipo P que tiene un pozo conectado a un nodo (15) para polarización positiva. medios previstos en el circuito (18, 19) de conmutación mientras mayor que el potencial de tensión de referencia es positivo en la salida (REF), selectivamente este potencial de tensión de polarización más bien (VB) al nodo (15) Y suministra una tensión de polarización de polarización más pequeña (Vread) cuando el potencial que aparece en la salida es menor que el voltaje de referencia.
Campo técnico
La presente invención se refiere a un circuito de suministro de tensión negativo de bomba de carga.
Antecedentes de la técnica
En la actualidad, el circuito de generación de alto voltaje negativo de tipo bomba de carga se usa cada vez más en el campo de los circuitos integrados. Por ejemplo, la Patente de Estados Unidos Nº 5.077.691 describe la aplicación de este tipo de circuito de tipo bomba de carga y memoria EEPROM de tipo de flash a la programación.
La figura 1 muestra un diagrama de bloques de una estructura de bomba conocida realizada mediante tecnología MOS basada en un sustrato de tipo P. Esta estructura de bomba tiene un conjunto de n celdas básicas C1 Cn (donde n es un número entero), y la configuración de cada celda se muestra en la FIG. Estas celdas están conectadas en serie entre la entrada 1 y la salida 2. En la técnica anterior, el objeto de tal circuito, una tensión negativa VN generado a partir de la VCC positiva fuente de alimentación de tensión y un potencial de voltaje de referencia o suelo, y los suministros al circuito capacitivo se muestra en el condensador 3 en el diagrama de bloques de la Fig. 1 Está en eso. Estas celdas se ilustran en señales piloto (control) A, B, C, D (diagramas de tiempo (a) (d) de la figura 3) cambiando periódicamente entre 0 voltios (potencial de tierra) y VCC Es recibido].
La celda básica mostrada en la figura 2 comprende: una entrada 4 para recibir una tensión IN, una salida 5 para proporcionar una salida de tensión, y dos entradas 6 para recibir señales de reloj CK 1, CK 2 , 7.
2 también consiste en: un primer transistor de tipo P 8 cuya fuente está conectada a la entrada 4 y cuyo drenaje está conectado a la salida 5, un drenaje conectado a la entrada 4, fuente conectada a la puerta de control del primer transistor de canal P 8, el segundo transistor de tipo P 9 la puerta de control está conectada a la salida 5, la fuente y la puerta de control está conectada a la entrada 4, un desagüe conectado a la salida 5 Un tercer transistor de tipo P 10 montado como un diodo, un primer condensador 11 que tiene un primer polo conectado a la compuerta de control del transistor de tipo P 8 y ​​un segundo polo conectado a la entrada 6, Un segundo condensador 12 que tiene un primer polo conectado a la salida 5 y un segundo polo conectado a la entrada 7.
En la práctica, los condensadores 11, 12 están hechos de transistores de tipo P, el polo de control corresponde al primer polo de estos condensadores, el drenaje y la fuente están conectados entre sí, y el segundo polo corresponde a este .
Las señales CK 1 y CK 2 se introducen respectivamente en una de las señales A y B mostradas en las Figuras 3A y 3B, o las señales C y D mostradas en las Figuras 3 D y 3 C, Respectivamente
Suponiendo que las señales A y B son inicialmente 0 voltios y las señales C y D son inicialmente VCC, las señales A, B, C y D tienen la siguiente relación: establecer la señal A a VCC , La señal C se reduce a '0' al dejar caer la señal B a '0', estableciendo la señal D a VCC bajando la señal B a '0', estableciendo la señal D a VCC, después de un tiempo predeterminado, el aumento de la señal C de nuevo VCC, se redujo la señal D, estableciendo de nuevo la señal C VCC a '0', la señal B mediante la reducción de la señal D a '0' VCC Y establece la señal B a VCC para bajar la señal A a '0', después de lo cual la señal A se eleva a VCC, y lo mismo se repite.
En una celda, se transfiere una carga negativa desde la entrada 4 en el flanco descendente de la señal CK1 (es decir, la señal A o C), pero en este momento el transistor 8 está encendido. Debido al flanco ascendente de la señal CK 1, el transistor T se apaga. Debido al flanco descendente de la señal CK 2 (es decir, la señal B o D), el valor absoluto del voltaje de salida OUT aumenta por VCC.
Las celdas se conectan en secuencia de dos en dos, de manera que las celdas consecutivas reciben señales con polaridad opuesta en sus respectivas entradas 6, 7. Cada celda está escalonada con la siguiente celda y la celda anterior. La entrada de la primera celda C1 está conectada a la entrada 1 y esta celda está conectada al potencial de tierra. La carga negativa se transfiere gradualmente de una celda a otra y el valor absoluto de la tensión de salida negativa VN aumenta gradualmente (esta tensión representa la salida de la última celda Cn).
Como se mencionó anteriormente, la bomba se fabrica en un sustrato de tipo P. Tradicionalmente, los pozos de un transistor tipo P están, por lo tanto, positivamente predispuestos para garantizar que estos transistores puedan encenderse. Este sesgo se logra, por ejemplo, conectando los pozos a una línea conductiva común hecha en la capa de metalización del circuito MOS.
El potencial del pozo está indicado por el número de referencia VB, pero generalmente es limitado. Esto evita que se produzca un campo eléctrico excesivo en la compuerta, de modo que no está sujeto al riesgo de destrucción del transistor PMOS. Además, cuando se genera un alto voltaje negativo en el rango de, por ejemplo, 10 15 voltios, es preferible limitar el potencial del pozo. Una diferencia de potencial excesiva entre el pozo del transistor de la celda de la bomba y la región activa expone el transistor a la ruptura cuando alcanza la tensión de ruptura del transistor. Entonces, debido a la limitación del potencial del pozo, la pérdida en el transistor debido al efecto del sustrato puede ser limitada. Esta limitación del efecto de sustrato hace posible realizar una bomba más compacta, pero esto se debe a que a medida que disminuye la pérdida en estos transistores, la cantidad de celdas requeridas para generar un voltaje de un valor predeterminado es más Será menos. Además de esto, la presencia de la acción de conmutación del transistor 8 de la célula de la bomba está condicionada por el hecho de que la tensión de la fuente de alimentación es mayor que las pérdidas en estos transistores cuando se expresan usando valores absolutos. Por lo tanto, debido a la limitación del efecto del sustrato, es posible realizar una bomba que funcione con un valor bajo de tensión de alimentación.
La limitación del VB potencial no causa ningún problema siempre que el circuito capacitivo al que se suministra la salida de la bomba esté conectado solo a la bomba. Así, por ejemplo, en un circuito como el descrito en la patente de Estados Unidos número 5.077.691, el circuito capacitivo problemático está formado por la puerta de un transistor de almacenamiento conectado a un circuito de suministro que genera un voltaje positivo Ahí Como resultado, cuando la salida 2 de la bomba está conectada al circuito capacitivo 3, este circuito puede cargarse a la tensión VP con una polaridad positiva. Durante un proceso transitorio, esta carga positiva se descargará de la salida 2 a la entrada 1 a través de la celda de la bomba C1 Cn. Cuando la VP tensión deseada más grande VB sesgo bien voltaje del transistor de la célula de la bomba, por el transistor parásito PNP se produce entre la región activa del transistor de tipo P del sustrato y la célula, el desbloqueo (LATCH-up) apareció fenómeno Existe el peligro de hacer Una solución es polarizar el pozo para eliminar el riesgo de dicho latchup, es decir, para seleccionar VB de manera que VB sea siempre mayor que VP. Cuando el circuito capacitivo se carga con una polaridad positiva en comparación con la potencia de bombeo no se suministra, para eliminar el riesgo de pestillo-up, o aumentar el número de células de la bomba (efecto del cuerpo es mayor en el transistor de la célula de la bomba), o, ( Existe el peligro de que sea necesario limitar el valor de la tensión generada por la bomba para evitar el riesgo de voltaje de ruptura del transistor.
Tarea de solución
Sumario de la invención Es un objetivo de la presente invención proporcionar una estructura de bomba que pueda limitar la tensión de polarización del pozo así como también que no haya peligro de enclavamiento.
Solución
La presente invención es creado por un sustrato de tipo P a la original, (en la que, n es un número entero) conectados en serie n piezas de la salida de voltaje negativo de células de la bomba por la acción de bombeo de las cargas negativas cargadas en el Un circuito de suministro de voltaje negativo de tipo bomba de carga que suministra un voltaje positivo a un nodo para polarización positiva y un pozo conectado a un nodo para polarizar positivamente el circuito de modo que el potencial que aparece en la salida sea positivo , A fin de suministrar selectivamente un voltaje de polarización de polarización mayor o igual que este potencial al nodo siempre que el potencial que aparece en la salida sea menor que el voltaje de referencia, un voltaje de polarización de polarización más pequeño Y un medio de conmutación para suministrar el voltaje de la fuente de alimentación. Breve descripción de los dibujos Otras características y ventajas particulares de la presente invención se pueden entender más claramente a partir de la siguiente descripción tomada junto con los dibujos adjuntos.
Ejemplos
En la figura 1, se muestra un diagrama de bloques de una estructura de bomba conocida realizada mediante tecnología MOS basada en un sustrato de tipo P. Esta estructura de bomba tiene un conjunto de n células de bomba básicas C1 Cn (donde n es un número entero), la configuración de cada celda se muestra en la FIG. Estas celdas están conectadas en serie entre la entrada 1 y la salida 2. La finalidad de este tipo de circuito es suministrar convencionalmente un voltaje de suministro de potencia positivo VCC y un voltaje negativo generado a partir del voltaje de referencia o potencial de tierra al circuito capacitivo mostrado esquemáticamente en la figura 1 por el condensador 3 Está adentro. Estas celdas son señales piloto A, B, C, D (mostradas en los diagramas de tiempo (a) (d) de la figura 3) cambiando periódicamente entre 0 voltios (potencial de tierra) y VCC .
La celda básica mostrada en la figura 2 comprende una entrada 4 para recibir una tensión IN, una salida 5 para proporcionar una tensión OUT, y dos entradas 6, 7 para recibir señales de reloj CK 1, CK 2.
Esta celda mostrada en la figura 2 comprende un primer transistor de tipo P 8 cuya fuente está conectada a la entrada 4 y cuyo drenaje está conectado a la salida 5. Esta celda también comprende un segundo transistor de tipo P 9 cuyo drenaje está conectado a la entrada 4, cuya fuente está conectada a la compuerta de control del primer transistor de tipo P 8 y ​​cuya compuerta de control está conectada a la salida 5 Ahí Comprende además un tercer transistor de tipo P 10 cuya fuente y compuerta de control están conectadas a la entrada 4 y cuyo drenaje está conectado a la salida 5 y que está montado como un diodo. También tiene un primer condensador 11 con un primer polo conectado a la compuerta de control del transistor de tipo P 8 y ​​un segundo polo conectado a la entrada 6 y un primer condensador conectado a la salida 5 Y un segundo condensador 12 cuyo segundo polo está conectado a la entrada 7.
En la práctica, los condensadores 11, 12 están hechos de transistores de tipo P, el polo de control corresponde al primer polo de estos condensadores, el drenaje y la fuente están conectados entre sí, y el segundo polo corresponde a este .
Las señales CK 1 y CK 2 se introducen respectivamente en una de las señales A y B mostradas en las Figuras 3A y 3B, o las señales C y D mostradas en las Figuras 3 D y 3 C, Respectivamente
Suponiendo que las señales A y B son inicialmente 0 voltios y las señales C y D son inicialmente VCC, las señales A, B, C y D tienen la siguiente relación: establecer la señal A a VCC , La señal C se reduce a '0' al dejar caer la señal B a '0', estableciendo la señal D a VCC bajando la señal B a '0', estableciendo la señal D a VCC, después de un tiempo predeterminado, el aumento de la señal C de nuevo VCC, se redujo la señal D, estableciendo de nuevo la señal C VCC a '0', la señal B mediante la reducción de la señal D a '0' VCC Y establece la señal B a VCC para bajar la señal A a '0', después de lo cual la señal A se eleva a VCC, y lo mismo se repite.
En una celda, se transfiere una carga negativa desde la entrada 4 en el flanco descendente de la señal CK1 (es decir, la señal A o C), pero en este momento el transistor 8 está encendido. Debido al flanco ascendente de la señal CK 1, el transistor T se apaga. Debido al flanco descendente de la señal CK 2 (es decir, la señal B o D), el valor absoluto del voltaje de salida OUT aumenta por VCC.
Las celdas se conectan en secuencia de dos en dos, de manera que las celdas consecutivas reciben señales con polaridad opuesta en sus respectivas entradas 6, 7. Cada celda está escalonada con la siguiente celda y la celda anterior. La entrada de la primera celda C1 está conectada a la entrada 1 y esta celda está conectada al potencial de tierra. La carga negativa se transfiere gradualmente de una celda a otra y la tensión de salida negativa VN aplicada a la salida de la última celda Cn aumenta gradualmente en valor absoluto.
La figura 4 muestra un diagrama de bloques de una bomba de carga obtenida según la presente invención. Su estructura es la misma que la de la figura 1, pero tiene un circuito 13 adicional. La bomba de carga mostrada en la figura 4 tiene un conjunto de n celdas de bomba básicas C '1 C' n (donde n es un número entero), y la configuración de cada celda se muestra en la figura 2 Se muestran Estas celdas están conectadas en serie entre la entrada 1 'y la salida 2'. Esta bomba suministra un voltaje de suministro de potencia positivo VCC y un voltaje negativo VN generado a partir del potencial de referencia o tierra al circuito capacitivo indicado por el condensador 3 'en el diagrama de bloques de la FIG. Estas celdas son señales piloto A, B, C, D (mostradas en los diagramas de tiempo (a) (d) de la figura 3) cambiando periódicamente entre 0 voltios (potencial de tierra) y VCC .
Cell C '1 C' n-cavidad del transistor de tipo P es para recibir la VB potencial positivo, está conectado al nodo 15 por los medios conductores (no mostrados) (por ejemplo, líneas conductoras hechas en la capa de metalización del circuito MOS) . Este nodo 15 corresponde a la salida del circuito 13.
Preferiblemente, el circuito 13 comprende un comparador 16 para comparar la tensión V recibida en la entrada 14 del circuito 13 con la tensión de referencia REF. Esta tensión de referencia REF se genera mediante un circuito de banda prohibida (el circuito de este tipo es familiar para los expertos en la materia y no se muestra en detalle) que es estable con respecto a la temperatura e independiente de la tensión de la fuente de alimentación. (Por supuesto, siempre que la tensión REF a generar sea menor que la VCC), se puede generar un voltaje de referencia.
La salida del comparador 16 está conectada a los conmutadores MOS 18, 19 para conectar selectivamente el nodo 15 al primer terminal 20 o al segundo terminal 21, y estos dos terminales tienen diferentes valores. De voltaje positivo.
Supongamos que el circuito capacitivo 3 'recibe un voltaje VN generado por esta bomba o un voltaje positivo VP que aparece en el terminal 22. Si la salida 2 'de la bomba está conectada al circuito capacitivo 3', este circuito 3 'puede estar cargado positivamente con una tensión VP. En ese caso obtenemos VN = VP (suponiendo que VN es la tensión que aparece en la salida 2 '). Durante un proceso transitorio, esta carga positiva se descargará desde la salida 2 'al potencial de tierra conectado a la entrada 1' a través de la celda C '1 C' n. Si la tensión de polarización así VP tensión es mayor que VB del transistor de la célula C de la bomba '1 C' n, el transistor PNP parásita se produce entre la región activa del transistor de tipo P del sustrato y la célula, aparece fenómeno latch-up Hay un peligro
Con el fin de evitar la aparición de este fenómeno, un nodo 15 conectado al pozo del transistor de tipo P de la célula se conecta al terminal 20 y suministra un voltaje mayor o igual a VP a este terminal. Entonces el interruptor 18 se cierra y el interruptor 19 se abre. Por ejemplo, si VP es menor o igual que VCC, el terminal 20 proporciona voltaje VCC. El comparador 16 se alimentará con una tensión entre el potencial de tierra y la tensión VCC. El voltaje VP es a menudo mayor que VCC. En ese caso, se suministra al comparador 16 para que coincida, y el terminal 20 suministra un voltaje más alto que VCC. El terminal 20 está conectado al terminal 22, por ejemplo.
Es preferible limitar el valor de la tensión VB a un valor positivo predeterminado a fin de no causar una tensión excesiva en el pozo de compuerta que deshabilita la bomba con el riesgo de avería del transistor en el transistor . Por ejemplo, si VCC = 5 voltios, VB = Vread = 2.2 voltios, donde el voltaje Vread es el voltaje suministrado al terminal 21.
Siempre que la tensión V recibida por el comparador 16 sea mayor que la tensión Vread, el nodo 15 se conecta al terminal 20. Una vez que la tensión V es igual a Vread o menos, el nodo 15 se conecta al terminal 21. Entonces el interruptor 19 se cierra y el interruptor 18 se abre. Se elige que sea REF ≤ Vread (por ejemplo, REF = 1,8 voltios). Para evitar el riesgo de que aparezca un fenómeno de bloqueo en cualquiera de las n celdas que constituyen la bomba, la tensión V (sustraída) sustraída se aplica a la salida de la primera celda C '1 de la bomba Es preferible configurar el voltaje para que aparezca.
Efecto de la invención
BREVE DESCRIPCIÓN DE LOS DIBUJOS La figura 1 es un diagrama de bloques que muestra un circuito generador de tensión negativa del tipo de bomba de carga de acuerdo con la técnica anterior.
La figura 2 muestra una configuración de circuito detallada de la célula básica de la bomba de la figura 1.
La figura 3 es un diagrama de temporización de la señal piloto de la bomba de la figura 1;
La figura 4 es un diagrama de bloques de un circuito generador de tensión negativa del tipo de bomba de carga según la presente invención.
C1 Cn, C '1 C' n células básicas conectadas en serie entre las entradas 1, 1 'y salidas 2, 2'
Una señal (figura 3) que alterna periódicamente entre A, B, C, D 0 voltios (potencial de tierra) y la tensión de la fuente de alimentación VCC.
Un circuito capacitivo (representado por un condensador en un diagrama de bloques) que recibe 3, 3 'voltaje de salida negativo VN,
4 entradas para recibir voltaje IN,
5 Salida para proporcionar voltaje OUT,
Una entrada para recibir 6 y 7 señales de reloj CK 1 y CK 2,
8, 9, 10 primero, segundo y tercer transistores de tipo P,
11, 12 segundos y terceros condensadores,
Circuito de suministro de polarización de 13 pozos
14 voltaje de recepción del terminal V,
Un nodo conectado a un pozo de un transistor de canal P de 15 celdas y que suministra una tensión de polarización de polarización positiva VB.
16 comparador,
Circuito tipo banda 17 para generar voltaje de referencia REF,
18, 19 interruptor MOS,
20 primer terminal conectado al voltaje de la fuente de alimentación VCC o terminal 22,
Un segundo terminal al que se suministra el voltaje límite de 21 Vread,
22 Terminal que suministra voltaje positivo VP.
Reclamo
Reclamaciones: Lo que se reclama es: 1. Un dispositivo de bombeo para una carga negativa cargada en una celda de bomba de canal n conectada en serie (C '1 C' n) con una n como un número entero, ) Que suministra una tensión negativa (VN) a dicha célula de bomba, dicha célula de bomba comprende un transistor de tipo P que tiene un pozo conectado a un nodo (15) para polarización positiva, una salida el potencial que aparece en el tiempo que mayor que la tensión de referencia positiva (REF), para suministrar selectivamente la tensión de polarización bien mayor o igual en comparación con el potencial (VB) a dicho nodo (15), así como el potencial en la salida Se caracteriza porque comprende medios de conmutación (18, 19) para suministrar una tensión de polarización de polarización más pequeña (Vread) si dicha tensión de referencia es inferior a dicha tensión de referencia.
2. Los medios de conmutación conectan selectivamente dicho nodo (15) a los terminales (18, 19) que suministran voltajes positivos que tienen valores diferentes y conectan simultáneamente este nodo (15) a uno de estos terminales. Y un interruptor de tipo MOS (18, 19) para permitir que se conecte solo uno de los interruptores.
La reivindicación 3, que se caracteriza porque tiene una primera entrada conectada a la salida de una de las células de la bomba, una segunda entrada que recibe la tensión de referencia (REF), y una salida para controlar los interruptores (20, 21) 3. Circuito según la reivindicación 2, que comprende un comparador (16).
4. Circuito según la reivindicación 3, caracterizado porque la primera entrada del comparador (16) está conectada a la salida de la primera célula de bomba (C '1).
Dibujo :
Application number :1997-009612
Inventors :エスジェーエス?トムソンミクロエレクトロニクスソシエテアノニム
Original Assignee :アレサンドロブリガティ、マクサンスオラ、ニコラドゥマンジュ、マールゲド