Sistema de detección de interrupción del reloj
Descripción general
 De ese modo, se reduce la escala del circuito y el costo del sistema de detección de desconexión de reloj para detectar una pluralidad de desconexiones de reloj que tienen diferentes tiempos de detección de interrupción de reloj. ] Un reloj diferente 46 y el mismo pulso de cuadro 10 se introducen en el circuito de detección de tiempo de reloj 13, respectivamente. En la interrupción de reloj circuito de detección 1, un pulso de marco 10 se introduce a través de un divisor de frecuencia 11, también en la interrupción de reloj circuito de detección 2 y 3, el impulso de cuadro 10 se introduce a través del divisor de frecuencia 12.
Campo técnico
La presente invención se refiere a un sistema de detección de pérdida de reloj, en particular, a un sistema de detección de reloj de interrupción comprende una pluralidad de interrupción de reloj circuito de detección para detectar el estado de la pérdida del reloj en el dispositivo de transmisión.
Antecedentes de la técnica
En un dispositivo de transmisión, por ejemplo, un dispositivo de transmisión digital, funciona de acuerdo con un reloj recibido de un circuito de generación de reloj o similar, o un reloj extraído de los datos recibidos. Como circuito de detección de desconexión de reloj utilizado en dicho circuito de transmisión, por ejemplo, se conoce uno descrito en la Solicitud de Patente Japonesa abierta a consulta por el público número 5 316088. Este circuito convencional se muestra en la FIG. Este circuito de detección de interrupción de reloj está destinado a reducir el área ocupada en la placa de circuito simplificando la configuración del circuito para suprimir el costo, e incluye un primer medio de monitorización de reloj 41, un segundo reloj El monitoreo significa 42, y el juicio significa 43.
monitoreo primer reloj significa 41 entradas de un ICK reloj y el IFP de pulso marco, cuando el IFP impulso de cuadro es baja, mediante la detección de pérdida de reloj de ICK reloj, y da salida a una primera detección de impulsos P1 . monitoreo segundo reloj significa 42 entradas de un ICK reloj y el IFP de pulso marco, cuando el IFP impulso de cuadro es alta, detecta la pérdida de reloj de ICK reloj, y da salida a un impulso P2 segunda detección . medios de determinación 3, la primera detección de impulsos P1, determina el segundo impulso P2 detección, y entrar en el IFP de pulso marco, para cada período predeterminado de pulso marco IFP si a la salida una señal de pérdida de reloj OCLKDN.
En esta interrupción de reloj convencional circuito de detección, por el primero de vigilancia medios de reloj 1, el IFP de pulso marco es un ICK reloj se supervisa en caso de un nivel bajo, si el ICK reloj no es de entrada, la primera detección de impulsos P1 . Además, significa 2 el segundo seguimiento, el IFP de pulso marco es un ICK reloj se supervisa en el caso de alto nivel, si el ICK reloj no es de entrada para monitorizar el segundo impulso P2 detección. Cuando se introduce el primer impulso de detección de alto nivel P1 o P2, el medio de determinación 3 emite una señal de desconexión de reloj de alto nivel OCLKDN en sincronización con el impulso de cuadro IFP.
Tarea de solución
Por cierto, por ejemplo, en un dispositivo de transmisión digital, o un dispositivo de aviso de oscilador y el dispositivo de control equipado con un funcionamiento de circuito digital por una CPU o un IC discreta operado por salidas de la pluralidad de pérdida de reloj, como el reloj de salida del reloj de línea y el oscilador Es necesario realizar la detección.
Sin embargo, la interrupción de reloj convencional circuito de detección, de modo que reloj que se detección de pérdida de reloj se asume cuando el uno, cuando se requiere la detección múltiple pérdida reloj como se ha descrito anteriormente, estos reloj Cuando difiere el tiempo de detección de desconexión, se requieren diferentes relojes para cada circuito de detección de desconexión de reloj. Por lo tanto, se requiere que la fuente de un impulso de cuadro como una detección de pérdida de reloj de referencia para cada interrupción de reloj circuito de detección, hay un problema de causar la escala del circuito y el coste. Como resultado, aumenta el número de componentes montados tales como un oscilador, que es una fuente de generación de un pulso de cuadro, en el dispositivo de alarma, el dispositivo de control y similares descritos anteriormente.
Un objeto de la presente invención se ha realizado en vista de los problemas anteriores, es un intento de reducir la escala del circuito y el coste del sistema de detección de pérdida de reloj para detectar una pluralidad de pérdida de reloj de tiempo diferente de detección de pérdida de reloj.
Solución
pérdida de reloj del sistema de detección de la presente invención, con diferentes relojes son de entrada, y una pluralidad de circuito de detección de reloj de interrupción que utiliza el mismo impulso de cuadro como un impulso de referencia de una detección reloj interrupción, al menos uno de dicha pluralidad de interrupción de reloj circuito de detección de Y un divisor de frecuencia para dividir en frecuencia el pulso de cuadro provisto en el terminal de entrada de pulso de cuadro. Aquí, el circuito de división de frecuencia divide el pulso de cuadro en 1 / N, y N se selecciona de acuerdo con el tiempo de detección de ruptura de reloj en el circuito de detección de desconexión de reloj.
En reloj del sistema de detección de pérdida de la presente invención, una pluralidad del mismo tipo de pulso marco diferente reloj como la interrupción de reloj circuito de detección, una pluralidad de circuito de detección de pérdida de reloj realiza cada interrupción de reloj de detección de un impulso de referencia y el impulso de cuadro. Entonces, el circuito divisor de frecuencia proporcionado en el circuito de interrupción de reloj de detección, es posible tiempo de detección de reloj de interrupción en cada interrupción de reloj circuito de detección utiliza el mismo impulso de cuadro incluso si es diferente como el impulso de referencia de la detección de reloj de interrupción. Como resultado, es posible compartir un pulso de marco para detección de pérdida de reloj en una pluralidad de interrupción de reloj circuito de detección cuando el tiempo de detección de pérdida de reloj en la interrupción de reloj circuito de detección es diferente.
Descripción de las formas de realización preferidas A continuación se describirá una realización de un sistema de detección de reloj según la presente invención. La figura 1 muestra una realización del sistema de detección de reloj de la presente invención. El sistema de detección de pérdida de reloj está configurado para incluir una pluralidad de interrupción de reloj circuito de detección de 1 3, también en la interrupción de reloj circuito de detección de 1 3, diferente de reloj 4 6 y el mismo impulso de cuadro 10, se introduce. Es decir, el impulso de cuadro 10 se utiliza como el impulso de referencia para detectar el reloj apagado, y el mismo impulso de cuadro 10 se usa comúnmente en el circuito de detección de reloj 13. Aquí, en el circuito 1 de detección de tiempo de reloj, el impulso 10 de cuadro se introduce a través del circuito 11 de división de frecuencia. En los circuitos de detección de desconexión de reloj 2 y 3, el impulso de cuadro 10 se introduce a través del circuito de división de frecuencia 12.
El circuito de detección de tiempo de reloj 13 tiene la misma configuración que el circuito digital convencional mostrado en la figura 4, por ejemplo. Es decir, está constituido por el primer medio de monitorización de reloj 41, el segundo medio de monitorización de reloj 42, el medio de evaluación 43 y similares. El IFP impulso de cuadro por el primero de vigilancia medios de reloj 41 una IFP reloj controlado a un nivel bajo, y da salida a una primera detección de impulsos P1 mediante la detección de pérdida de reloj cuando el ICK reloj no es de entrada. El IFP impulso de cuadro por un segundo monitoreo medios de reloj 42 de un reloj ICK un control en el nivel alto, y emite una segunda P2 impulso de detección mediante la detección de pérdida de reloj cuando el ICK reloj no es de entrada. medios 3, cuando se introduce la primera P1 impulso de detección o el segundo impulso P2 detección del nivel alto Determinar, se da salida a una señal de pérdida de reloj OCLKDN el alto nivel en sincronismo con el IFP impulso de cuadro.
De esta manera, la interrupción de reloj circuito de detección de 1 3 cada entrada para un periodo del reloj de 4 6, es decir, si un estado de desconexión más de un tiempo de detección de desconexión predeterminada, y emite una señal de pérdida de reloj 7 9 respectivamente. Entonces, el reloj 46 requiere diferentes tiempos de detección de desconexión.
Aquí, este tipo de tiempo de detección de desconexión generalmente no es problemático con una precisión de aproximadamente ± 50% de un múltiplo entero del período de trama, y ​​es suficiente para establecer el orden de prioridad. Por lo tanto, las diferencias en el tiempo de detección de interrupción, mediante la extensión de la longitud del pulso marco por el divisor de frecuencia 11 o 12, por ejemplo doblado por dar tiempo de detección de desconexión apropiada se duplica, es posible para cumplir la función suficientemente.
En la realización mostrada en la Fig. 1, pero impulso de cuadro 12 a través del circuito de interrupción de reloj de detección, divisor respectivamente 11 o 12 a 1 3 es de entrada, la presente invención no se limita a una configuración tal , Diversos modos son posibles. Esto se describirá con referencia a la figura 2 de la siguiente manera.
La figura 2 muestra un ejemplo de una configuración en la que el divisor de frecuencia se omite en el sistema de detección de reloj desactivado según la presente invención. Es decir, la pérdida de reloj del sistema de detección está configurado para incluir una pluralidad de interrupción de reloj circuito de detección de 21 23, también una interrupción de reloj de circuito de detección de 21 23, un reloj diferente 24 26 y el mismo impulso de cuadro 20, se introduce. En la presente invención, en la configuración de la figura 2, al menos uno de los circuitos de detección de reloj 21 23 se puede configurar para introducir el pulso de cuadro 20 a través del circuito de división de frecuencia.
La figura 3 muestra un ejemplo en el que el sistema de detección de reloj de la presente invención se aplica a un dispositivo de alarma. En este ejemplo, se proporciona una pluralidad de circuitos de detección de reloj que constituyen el sistema de detección de reloj en el dispositivo de alarma en la pluralidad de paquetes 301 30 n, respectivamente. Es decir, tomando el paquete 301 como ejemplo, se proporciona un circuito de detección de tiempo de reloj 31 en el paquete 301. El circuito de detección de interrupción del reloj 31 detecta la interrupción del reloj usando el reloj de entrada 32 con el impulso de cuadro 38 como impulso de referencia.
La señal de desconexión del reloj del circuito de detección de reloj 31 se introduce en un convertidor paralelo / en serie (P / S) 33. / Convertidor serie paralelo 33 convierte la señal por encima de la pérdida de reloj y otra señal de alarma 34 en paralelo en serie introducida es de salida como una alarma señal en serie 37 a través de un circuito lógico (amplificador) 35 controlado por el decodificador 36 .
Aquí, el circuito de detección de desconexión de reloj en cada paquete 301 30 n usa el mismo pulso de cuadro 38 como un impulso de referencia para detectar un corte de reloj. En este caso, al menos uno de los circuitos de detección de desconexión de reloj en al menos un paquete 301 30 n se introduce con el impulso de trama 38 a través del circuito divisor de frecuencia como se describió anteriormente. De esta forma, utilizando el pulso de cuadro para detectar la interrupción del reloj en la pluralidad de paquetes 301 30 n, es posible reducir drásticamente el circuito.
Efecto de la invención
Como resulta evidente de la descripción anterior, según la presente invención, el sistema de detección de pérdida de reloj que requiere una pluralidad de interrupción de reloj circuito de detección, cuando el tiempo de detección de pérdida de reloj en la interrupción de reloj circuito de detección es diferente también, detección de interrupción de reloj Se puede usar comúnmente por una pluralidad de circuitos de detección de desconexión de reloj, y como resultado, se puede reducir la escala y el costo del circuito.
BREVE DESCRIPCIÓN DE LOS DIBUJOS FIG.
La figura 2 es un diagrama explicativo de un sistema de detección de desconexión de reloj según la presente invención.
La figura 3 es un diagrama explicativo de un ejemplo en el que el sistema de detección de reloj de la presente invención se aplica a un dispositivo de alarma.
La figura 4 es un diagrama explicativo de un circuito de detección de desconexión de reloj convencional.
1 3, 21 23 Reloj circuito de detección de desconexión
4 6, 24 26 relojes
10, pulso de 20 cuadros
Dividido por 11, 12
41 primeros medios de monitorización de reloj
Medios de monitoreo de 42 segundos
43 determinación significa
Reclamo
Reivindicación 1 junto con un reloj diferente, respectivamente, se introducen reivindica, una pluralidad de circuito de detección de reloj de interrupción que utiliza el mismo impulso de cuadro como un impulso de referencia de una detección reloj interrupción, provisto en al menos uno de los terminales de entrada de impulsos marco de dicha pluralidad de interrupción de reloj circuito de detección de Y un divisor de frecuencia para dividir en frecuencia el pulso de cuadro que se ha generado.
La reivindicación 2 en el que el circuito divisor está destinado para dividir el impulso de cuadro a 1 / N, de acuerdo con la reivindicación 1, en el que el N se selecciona de acuerdo con el tiempo de detección de pérdida de reloj en el circuito de interrupción de reloj detectar Sistema de detección de ruptura de reloj como se describe.
Dibujo :
Application number :1997-008783
Inventors :日本電気エンジニアリング株式会社
Original Assignee :土田徹