Método para ajustar la señal de control y el dispositivo de circuito integrado semiconductor
Descripción general
 Se proporciona un dispositivo de circuito integrado de semiconductor capaz de evitar un mal funcionamiento debido al ruido del suelo. ] Tampón de entrada 2 para emitir una señal de control del potencial de tierra Vss o el potencial de suministro de potencia Vcc al inversor 4 de acuerdo con la señal del terminal de entrada 1 y una señal predeterminada Un MOS 12 de derivación que se acciona mediante una señal de salida del circuito generador de impulsos 10 y emite una señal del potencial del terminal de entrada 1 mediante una señal de control del circuito generador de impulsos 10; conectado en paralelo con el operado por el bypass MOS 12, el dispositivo de circuito integrado semiconductor que tiene un MOS13 ajuste del voltaje para emitir una señal de potencial de tierra Vss con el buffer de entrada 2 cuando la señal de salida del potencial de terminal de entrada 1 de la derivación MOS 12 al inversor 4 .
Campo técnico
La presente invención se refiere a un método para ajustar una señal de control y un dispositivo de circuito integrado semiconductor, y más particularmente a una técnica aplicada de manera efectiva para prevenir el mal funcionamiento de un circuito interno debido al ruido del suelo.
Antecedentes de la técnica
Por ejemplo, varios circuitos internos formados en un chip semiconductor están diseñados para operar en base a señales de operación desde terminales de entrada y similares. Entonces, cuando los niveles de umbral interfaz lógica diferente, en respuesta a un terminal de entrada de señal, que, por ejemplo, el potencial de fuente de alimentación y señales de funcionamiento y el potencial de tierra (en adelante, respectivamente 'High señal', como 'señal de baja'). Para Y los convierte para operar de acuerdo con estas señales.
En el caso anterior, cuando una transición a un estado en el que se elimina la señal de funcionamiento del potencial de tierra, el potencial de tierra debe ser 0 V, de otro modo, los casos elevarse a temporalmente sobre 1.5V por ruido de tierra En primer lugar, el libro [inventor], etc., centró la atención. El aumento de potencial de tierra ahora, por ejemplo, cuando V (tensión de umbral), que es la entrada al inversor de 1,2 V, la entrada para alta señal para el inversor, de modo que la señal de baja invertida es de salida . Esto, desde el punto tratando de salida una señal alta a la entrada de señal baja correspondiente al potencial de tierra, un mal funcionamiento de uno de inversor, de manera que el circuito interno y el mal funcionamiento posteriores de ese modo.
El aumento hace que a es el potencial de tierra de dicho mal funcionamiento, esas señales de salida del potencial de tierra desde el terminal de salida por la señal de funcionamiento del bus de datos, que está configurado de una tierra común con el potencial de tierra de la señal es una señal de operación , Se encontró que el ruido de tierra generado cuando el nivel de salida de la terminal de salida transitaba al potencial de tierra era el efecto. Un ejemplo de este tipo, ha sido descrita en detalle con respecto a ruido en el elemento de circuito, por ejemplo, Comité industrial emitido (expedida el 20 de enero, 1982: sexto Edition) 'electrónica tecnología Zensho [3] dispositivo MOS' P102 P97 es Ahí
Aquí, para evitar tal mal funcionamiento, es concebible dividir la señal de salida en varios bloques en la memoria intermedia de salida, y reducir el ruido de fondo emitiéndolo con una diferencia de tiempo.
Tarea de solución
Sin embargo, de acuerdo con la técnica descrita anteriormente, existe el problema de que la velocidad de operación se retrasa porque se produce una diferencia de tiempo en la salida.
Sumario de la invención En consecuencia, un objeto de la presente invención es proporcionar una técnica capaz de evitar un mal funcionamiento debido al ruido del suelo sin provocar un retraso en la operación.
Los objetos anteriores y otros y las características novedosas de la presente invención se harán evidentes a partir de la descripción de esta especificación y los dibujos adjuntos.
Solución
El esquema de los representativos de las invenciones divulgadas en la presente solicitud se describirá de la siguiente manera.
Es decir, un método de ajuste de la señal de control de acuerdo con la presente invención, el circuito interno a través de un transistor controlado por una señal de que las transiciones a un nivel de salida de potencial de tierra de la terminal de salida del potencial de suministro de energía, la señal de transistor está conectado desde el terminal de entrada en paralelo Como se muestra en la FIG.
El dispositivo de circuito integrado semiconductor según la presente invención, significa una salida de señal de control para dar salida ya sea en respuesta a una señal procedente del terminal de entrada y un potencial de tierra o diferente de este potencial al circuito de próxima etapa de entrada, la salida del terminal de salida conectado a tierra un medio de generación de señal de control para dar salida a un tiempo predeterminado solamente la señal de control después de una transición a la señal de control que tiene un potencial, es operado por la señal de salida de la señal de control medios de generación, cuando la señal de control del generador de señal de control significa es enviada da salida a una señal del potencial del terminal de entrada, cuando el otro es operado por la señal de los medios y los medios de salida de señal de control de selección y conectado en paralelo con la selección de señal de medios para emitir una señal de potencial de tierra, la señal de salida de la señal de medios de selección Y un medio de ajuste de la señal de salida para emitir una señal del potencial de tierra junto con los medios de salida de la señal de control al circuito de la próxima etapa de entrada cuando el potencial del terminal de entrada es el mismo. Los medios de salida de señal de control y los medios de selección de señal de este dispositivo de circuito integrado semiconductor pueden estar constituidos por un par de MOS de canal P y MOS de canal n.
De acuerdo con los medios anteriores, ya que a fin de salida al circuito interno de la señal de control de la salida de potencial de tierra por una señal desde el terminal de entrada a través de un paralelo, para evitar un mal funcionamiento del ruido de tierra del circuito interno se reduce Tu puedes
Además, no hay necesidad de emitir la señal de salida con un retraso de tiempo, por lo que no hay posibilidad de retrasar la velocidad de operación.
En lo sucesivo, las realizaciones de la presente invención se describirán en detalle con referencia a los dibujos.
La Figura 1 es un diagrama de circuito que representa una porción principal de un dispositivo de circuito integrado semiconductor según una realización de la presente invención, la Fig. 2 es un gráfico que muestra las señales en cada punto obtenido por el dispositivo de circuito integrado semiconductor de la Fig. 1 en el modelo, la fig. 3 es un gráfico que muestra las formas de onda observadas en diversos puntos por el dispositivo de circuito integrado semiconductor de la figura 1.
Como se muestra en la Fig. 1, en el dispositivo de circuito integrado semiconductor de esta realización, las líneas de señal por el Vin de voltaje de entrada, por ejemplo, alto o bajo de la señal de entrada en el terminal de entrada 1 está conectado a cada puerta, en respuesta a la señal de entrada cada ON, un par de canal p MOS en OFF (en lo sucesivo denominado 'pMOS'.) 2a y una MOS de canal n (en lo sucesivo denominado 'nMOS'.) 2b, que es la memoria intermedia de entrada (medios de salida de señal de control) CMOS que consisten se proporciona 2 Ahí A continuación, la fuente de alimentación fuente potencial Vcc de lado pMOS2a, la fuente de lado nMOS2b está conectado al potencial de tierra Vss, y está en un camino desde el desagüe común a los circuitos internos, tales como el descodificador 3, por ejemplo por ejemplo, la entrada, tal como un inversor 4 Se proporciona un circuito de la siguiente etapa. Por lo tanto, en la memoria intermedia de entrada 2, PMOS 2a cuando la tensión de entrada Vin es alta OFF, NMOS2b se da salida a una señal de control de encendido ha sido potencial de tierra Vss, y en el momento de bajo, PMOS 2a es ON, NMOS2b es OFF de la fuente de alimentación potencial Vcc Se emite una señal de control al inversor 4. Obsérvese que el circuito de la siguiente etapa de entrada no está limitado al inversor 4, y se aplican otros diversos elementos de circuito a los que se ingresa la señal de control del búfer de entrada 2.
Por otra parte, la memoria intermedia de salida 9 operado por la señal de salida del inversor 8 está configurado por el inversor 8, y CMOS son en una ruta de acceso a un terminal de salida 7 de la celda de memoria 5 a través del amplificador de detección 6, tal como por circuito interno ejemplo SRAM Por ejemplo. Entonces, la fuente de lado PMOS9a del búfer de salida 9 para el potencial de la fuente de alimentación Vcc, la fuente de lado nMOS9b están conectados a una tierra común potencial Vss y el buffer de entrada 2 anterior.
Cuando el Vout tensión de salida del terminal de salida 7 se desplaza a la potencial de tierra Vss de la fuente de alimentación potencial Vcc, es decir, en la presente realización, alta es la salida del inversor 8 se convierte en la señal de salida baja desde el amplificador de detección 6 al inversor 8 , siendo por ello lado nMOS9b está en de la memoria intermedia de salida 9, cuando la señal emitida desde el terminal de salida 7 se desplaza a la potencial de tierra Vss de la fuente de alimentación potencial Vcc hasta ahora, por ejemplo, un pulso para dar salida a una señal de baja por el tiempo de 0.5ns Un circuito de generación (medios de generación de señal de control) 10 está conectado al bus de datos 11. El circuito generador de impulsos 10 siempre es accionado estado, cuando es distinto de la tensión de salida Vout pasa al potencial de tierra Vss (más específicamente, cuando la señal de la fuente de alimentación potencial Vcc es de salida, el potencial de tierra Vss Cuando se emite una señal y cuando el voltaje de salida Vout transita desde el potencial de tierra Vss al potencial de suministro de potencia Vcc), se emite una señal Alta.
El lado de salida del circuito generador de impulsos 10 está conectado a un MOS de derivación (medios de selección de señal) 12 accionado por la señal de salida del circuito generador de impulsos 10. El MOS12 de derivación se compone de CMOS, la fuente de pMOS12a terminal de entrada lateral 1, la fuente de lado nMOS12b al potencial de tierra Vss, y entonces la tensión de puerta de drenaje común de ajuste MOS (señal de salida de medios de ajuste) 13 a describir más tarde Respectivamente Por lo tanto, la derivación MOS 12, si se da salida a la señal de baja desde el pulso circuito generador 10, es decir, cuando la tensión de salida Vout pasa al potencial de tierra Vss se emite el Vin y pMOS12a lado de la tensión de entrada es ON, alta de la señal es de salida El lado nMOS 12b se enciende y se genera el potencial de tierra Vss. El tiempo de salida de la señal de control no está limitado a 0,5 ns, y puede emitirse durante un tiempo arbitrario.
Un ajuste de voltaje MOS 13 operado por el MOS 12 de derivación se proporciona en paralelo con el buffer de entrada 2. potencial de tierra fuente Como se muestra, este MOS13 ajuste de la tensión está conectado Vss se compone de nMOS, por lo tanto, cuando el MOS12 derivación tiene salida de la señal alta, es decir, cuando la tensión de salida Vout transiciones al potencial de tierra Vss Y se enciende cuando la señal de la tensión de entrada Vin es alta, de modo que se emite una señal del potencial de tierra Vss. Aquí, cuando la señal de la tensión de entrada Vin es alta, ya que NMOS2b de la memoria intermedia de entrada 2 está en ON, la señal del potencial de tierra Vss se conecta en paralelo dos nMOS, es decir, la memoria intermedia de entrada 2 NMOS2b y el ajuste de la tensión MOS13 Para el inversor 4. Por cierto, en el estado en el que el pulso circuito generador 10 está emitiendo una señal alta, de entrada es lado nMOS12b está en ON MOS12 de derivación de la puerta se fija al potencial de tierra Vss, y el MOS13 ajuste de la tensión se pone en OFF.
El funcionamiento de dicho dispositivo de circuito integrado semiconductor es el siguiente.
En primer lugar, cuando la tensión de entrada Vin al terminal de entrada 1 es la tensión de salida Vout del terminal de salida 7 en el caso de alta están transitado al potencial de tierra Vss, y, en particular, la tensión de entrada Vin está en alto estable en estado todavía constante Describa el comportamiento en casos transitorios no.
Cuando la tensión de entrada Vin es alta, lateral 2a PMOS es OFF de la memoria intermedia de entrada 2, una señal de control del potencial de tierra Vss es introducida en el inversor 4 se convierte en lado nMOS2b está en ON. Como se describió anteriormente, en un estado donde la tensión de salida Vout se desplaza desde la fuente de alimentación potencial Vcc al potencial de tierra Vss se eleva a la potencial de tierra Vss, por ejemplo, alrededor de 0,5 V por el ruido de fondo, también la tensión de entrada Vin está en alto Cuando no es estable, el nMOS 2 b no está completamente encendido, y la diferencia de potencial entre la fuente y el drenaje es, por ejemplo, aproximadamente 1.0 V. Por lo tanto, para ser considerado los demás elementos del circuito en la presente realización, el inversor 4, la tensión de entrada Vin está en lugar de la señal de control de 0 V del potencial de tierra Vss se vuelve alta es la entrada, la señal de control de 1,5 V es (Ver la porción de línea punteada de la figura 2 (d)). Aquí, cuando el voltaje de umbral Vth de los nMOS que constituyen el inversor 4 (no mostrado) a 1,2 V por ejemplo de 1,5 V está al lado de alta, el inversor 4 a instantáneamente la salida A señales bajas es una señal invertida de la alta (Ver la porción de línea punteada en la figura 2 (e)). Este es un tipo de mal funcionamiento del inversor 4 desde el punto en que se ingresa una señal baja de aproximadamente 0 V y se debe emitir una señal alta.
En el presente dispositivo de circuito integrado semiconductor, la tensión de salida Vout transición al potencial de tierra Vss (Fig. 2 (a)) cuando se genera el ruido de fondo (Fig. 2 (b)), el circuito de generación de impulsos 10 recibe esta señal de baja durante un tiempo predeterminado es de salida (Fig. 2 (c)), pMOS12a derivación MOS12 esta señal baja es ON, nMOS12b está apagado, la alta señal de la tensión de entrada Vin se emite. Luego, el ajuste de voltaje MOS 13 que es un nMOS se activa con esta señal High.
Cuando el MOS13 ajuste de la tensión se pone en ON, la señal del potencial de tierra Vss del ruido de tierra está en el 1.0V a producirse, además de lo anterior memoria intermedia de entrada 2 NMOS2a, desde el MOS13 ajuste de tensión conectado en paralelo a la misma Es salida. Así, cuando la señal del potencial de tierra Vss de los dos nMOS son salida en paralelo, una diferencia de potencial entre la fuente y el drenaje de los dos nMOS potencial rebajado es sobre los 0.5V. Por lo tanto, incluso si el ruido de tierra ocurre 0.5 V, solo la señal de control de aproximadamente 1.0 V en total es ingresada al inversor 4 (Figura 2 (d)). Desde voltaje umbral Vth nMOS del inversor 4 está en 1.2V 1,0 V se convierte en una señal de baja, alta señal es una señal invertida de la baja del inversor 4, es decir, la señal de control de la planta original de potencial Vss Se emite una señal correspondiente a la entrada (Fig. 2 (e)).
La forma de onda observada en cada punto mediante dicho dispositivo de circuito integrado semiconductor se muestra en la figura 3 (A). La figura 3 (B) muestra las formas de onda observadas como un ejemplo comparativo en el que el ruido del suelo no se reduce. En cada figura, (b) es la tierra, (d) es la entrada al inversor, y (e) es la forma de onda de la salida del inversor.
Como puede verse en la Fig. 3 (A), la forma de onda de entrada del dispositivo de circuito integrado semiconductor de esta realización, el inversor por ruido de tierra (b) que se produce cuando la tensión de salida Vout pasa al potencial de tierra Vss (d) es mayor turbulencia aún no como en la Fig. 3 (B), por lo tanto, la forma de onda de salida del inversor (e) están aplanadas predominantemente, no instantánea señal de mal funcionamiento generado.
A continuación, se describirá la operación cuando el voltaje de entrada Vin al terminal de entrada 1 es Bajo.
En este caso, PMOS 2a de la memoria intermedia de entrada 2 está en ON, por lo nMOS2b es la fuente de alimentación potencial Vcc en la entrada de APAGADO para el inversor 4. Por lo tanto, el ruido de fondo generado por la transición de la tensión de salida Vout al potencial de tierra Vss no participa en la entrada del inversor 4. Por lo tanto, cuando la tensión de entrada Vin se hace baja, la presencia o ausencia de ruido de fondo no es un problema, el mal funcionamiento del inversor 4 por extensión por ruido de tierra se cree que es necesario examinar. Tenga en cuenta que se envía una señal Alta basada en el potencial de suministro de potencia Vcc al inversor 4 y se emite una señal Baja que es una señal invertida.
O más, la invención hecha por el presente [inventor] sido concretamente descrita basada en ejemplos, pero la presente invención no se limita a las realizaciones anteriores, y son posibles varias modificaciones sin apartarse del alcance de la invención No hace falta decirlo.
Por ejemplo, en esta realización, la memoria intermedia de salida de entrada 2,9, bypass MOS 12, y cualquier MOS13 regulación de tensión se están constituidos por MOS, que puede estar constituido por los otros transistores.
Efecto de la invención
Los efectos obtenidos por los representativos de las invenciones divulgadas en la presente solicitud se describirán brevemente de la siguiente manera.
(1). Esto es, de acuerdo con la técnica de la presente invención, cuando la salida del terminal de salida se desplaza a un potencial de tierra de señal, el circuito interno una señal de control de la salida de potencial de tierra por una señal desde el terminal de entrada a través de un paralelo De modo que se reduce el ruido del suelo y se puede evitar el funcionamiento incorrecto del circuito interno.
(2) Como no es necesario emitir la señal de salida con una diferencia de tiempo entre ellos, no hay posibilidad de retrasar la velocidad de operación.
La figura 1 es un diagrama de circuito que muestra una parte principal de un dispositivo de circuito integrado semiconductor de acuerdo con una realización de la presente invención.
La figura 2 es una representación gráfica que muestra una señal en cada punto obtenido por el dispositivo de circuito integrado semiconductor de la figura 1.
3 (A) es un gráfico que muestra formas de onda observados en cada punto por el dispositivo de circuito integrado semiconductor de la Fig. 1 es un gráfico que es un ejemplo comparativo de (B) es (A).
1 terminal de entrada
2 buffer de entrada (medios de salida de señal de control)
2a pMOS
2 b nMOS
3 decodificador
4 Inversor (ingrese el siguiente circuito de la etapa)
5 celdas de memoria
6 amplificador de sentido
7 Terminal de salida
8 inversor
9 Tampón de salida
9a pMOS
9 b nMOS
10 circuito generador de impulsos (medios de generación de señal de control)
11 Bus de datos
12 bypass MOS (medios de selección de señal)
12a pMOS
12 b nMOS
13 ajuste de voltaje MOS (medios de ajuste de la señal de salida)
Voltaje de entrada Vin
Tensión de salida Vout
Vth voltaje de umbral
Potencial de fuente de alimentación Vcc
Potencial de tierra de Vss
Reclamo
Control, caracterizado el transistor controlado por una señal para la transición el nivel de salida según la reivindicación 1 terminal de salida del potencial de suministro de potencia al potencial de tierra, a la salida para el circuito interno de la señal de transistor está conectado desde el terminal de entrada a través de un paralelo Cómo ajustar la señal.
Un medio de salida de señal de control para emitir ya sea el potencial de tierra o un potencial diferente del potencial de tierra al circuito de la próxima etapa de entrada correspondiente a la señal del terminal de entrada; Un medio generador de señal de control que es operado por la señal de salida de dicho medio generador de señal de control y emite una señal del potencial del terminal de entrada cuando se emite una señal de control desde dicho medio generador de señal de control Una selección de señal significa emitir una señal de potencial de tierra en un caso distinto del caso en que la señal de salida del medio de selección de señal se emite desde el terminal de entrada, Y medios de ajuste de la señal de salida para emitir una señal del potencial de tierra junto con los medios de salida de la señal de control al circuito de la próxima etapa de entrada cuando el potencial está en el mismo nivel.
3. Dispositivo de circuito integrado semiconductor según la reivindicación 2, en el que dichos medios de salida de señal de control y dichos medios de selección de señal están constituidos por un par de MOS de canal P y MOS de canal n.
Dibujo :
Application number :1997-008635
Inventors :日立北海セミコンダクタ株式会社、株式会社日立製作所
Original Assignee :守山直克、工藤昌浩