Dispositivo de memoria de semiconductor no volátil y método de conducción de línea de palabra
Descripción general
 Se proporciona un método de conducción de línea de palabras de una memoria semiconductora no volátil de tipo NAND capaz de realizar una operación de lectura confiable incluso en el caso de almacenamiento de múltiples bits. ] Al detectar una diferencia minutos, tal como un multi-bit, la diferencia entre el voltaje de la fuente y la polarización del sustrato en leer caída de tensión vread causada por EN resistencia de las células de memoria no seleccionadas que llevan a cabo con la tensión de pase es ligeramente diferente en cada célula El efecto corporal de la enfermera influye. Por lo tanto, se proporciona una pluralidad de circuitos 40 A 40 P generadores de tensión de línea de palabra para el número de celdas de memoria en la cadena de memoria, y se generan y proporcionan diferentes tensiones de selección y se proporcionan a la línea de palabra seleccionada. Como la celda de selección de lectura está más cerca de la línea de bit, se proporciona un voltaje de selección más alto a la línea de palabra seleccionada correspondiente para compensar el cambio en la tensión de umbral.
Campo técnico
La presente invención se refiere a un dispositivo de memoria semiconductor no volátil, particularmente a una EEPROM.
Antecedentes de la técnica
Recientemente, es importante aumentar la capacidad y el costo del dispositivo cuando se utiliza una memoria flash de tipo NAND como medio de almacenamiento de datos. Por lo tanto, se ha propuesto una tecnología de memoria no volátil de almacenamiento de múltiples bits para almacenar una pluralidad de datos en una celda de memoria. El método de lectura de datos de la memoria no volátil de múltiples bits se divide aproximadamente en un método de detección de corriente y un método de detección de voltaje. Para conocer el método de detección actual, consulte el documento 'UNA CELDA DE MÚLTIPLES NIVELES DE 32 MB DE MEMORIA' de Intel (EE. UU.), Anunciada en ISSCC '95.
En el método de detección de voltaje, cuando las celdas de memoria están conectadas en serie como una memoria flash de tipo NAND, la tensión de fuente de la celda varía dependiendo de la posición de la celda de memoria seleccionada. Esto se debe a la resistencia de conducción de la celda de memoria no seleccionada y, en consecuencia, se genera Vsb (la diferencia entre la tensión de fuente y la tensión de polarización del sustrato) dependiendo de la posición de la celda de memoria en la cadena de memoria. Dado que la polarización del sustrato a la fuente es positivo (+) de voltaje umbral Vt a la más grande como la celda de memoria se incrementa, diferente Vsb, la posición de la celda de memoria incluso tensión de umbral Vt de la celda de memoria de borrado es constante Resultando en voltajes de línea de bit de diferentes valores.
La figura 1 muestra una parte principal de una memoria flash de tipo NAND. Como se muestra en la figura, un circuito generador de voltaje de paso 20 para generar un voltaje de paso, un circuito generador de voltaje de línea de palabra 30 para generar un voltaje de selección, una selección de línea de palabra se hace en base a una dirección de fila RA y una línea de palabra seleccionada Y un descodificador de fila 10 para aplicar un voltaje de selección a las líneas de palabras no seleccionadas y aplicar un voltaje de paso a las líneas de palabras no seleccionadas. La pluralidad de celdas de memoria M1M16 son transistores de tipo puerta flotante de una estructura NAND conectada en serie entre el primer transistor de selección ST1 y el segundo transistor de selección ST2.
En la operación de detección de tensión de la memoria multi-bit tipo NAND convencional, cierta seleccione voltaje se aplica a la puerta de una célula de memoria seleccionada, la puerta de la celda de memoria no seleccionada restante, un voltaje de lectura que se suministra a través del segundo transistor de selección ST2 Se aplica una tensión de paso para pasar Vread. En este momento, una tensión obtenida restando el voltaje umbral Vt de la celda de memoria seleccionada de la tensión de puerta (= voltaje de selección) de la celda de memoria seleccionada se aplica a la línea de bit BL. A medida que avanza la operación de detección, aumenta el voltaje fuente de cada celda de memoria. Por ejemplo, los voltajes (voltajes de fuente) de los nodos N 0, N 1, N 2 del primer transistor de selección ST 1 y las celdas de memoria M 1, M 2 aumentan. Al aumentar el voltaje de la fuente, el voltaje de la fuente de la celda de memoria M1 y el voltaje de la fuente de la celda de memoria M2 tienen valores algo diferentes. Esto se debe a que incluso si la celda de memoria no seleccionada recibe el voltaje de paso en la puerta y se vuelve conductiva, la influencia de la caída de voltaje debido a la resistencia de ENCENDIDO es leve.
Si que los voltajes de fuente son diferentes por una posición de nodo de la secuencia en la memoria (1 unidad de celdas de memoria conectadas en serie), la diferencia entre el voltaje de la fuente y la tensión de sustrato se convierte en resultados diferentes dependiendo de la posición de la celda de memoria, el efecto del cuerpo debido a esto, la memoria Ocurre un fenómeno de que el voltaje umbral Vt de la célula cambia ligeramente dependiendo de la ubicación. Por ejemplo, incluso para una celda de memoria borrada que debe ser igual en valor de umbral, la tensión de línea de bit detectada por la posición en la cadena será diferente. Por lo tanto, en una memoria que debe detectar una diferencia de voltaje mínima, como la memoria de varios bits, se presenta la posibilidad de que se produzca una falla de lectura.
Tarea de solución
Por lo tanto, la presente invención proporciona un método capaz de realizar una operación de lectura confiable incluso en el caso de almacenamiento de múltiples bits.
Solución
De acuerdo con la presente invención para este propósito, en el método de conducción línea de palabra en el dispositivo de memoria de semiconductores no volátil de la estructura celular tipo NAND que tiene una secuencia en la memoria formada por una pluralidad de celdas de memoria conectadas en serie, la selección de las células de memoria que se leen Y proporcionando diferentes voltajes de selección a la línea de palabra seleccionada según la distancia desde la línea de bits. En este caso, se caracteriza porque se proporciona un voltaje de selección más alto ya que la celda de memoria seleccionada por lectura está más cerca de la línea de bit.
Caracterizado en la presente invención como un dispositivo de memoria de semiconductores no volátil, se proporciona el mismo número que el número de células de memoria en la secuencia en la memoria, que comprende además una pluralidad de circuito generador de tensión de línea de palabra para generar una diferentes tensiones de selección para realizar este método de activación línea de palabra Dispositivo de memoria semiconductor volátil.
Ejemplos
En lo sucesivo, las realizaciones de la presente invención se describirán en detalle con referencia a los dibujos adjuntos. En la siguiente descripción, se usan los mismos números de referencia para las mismas partes en la figura.
La figura 2 es un diagrama de circuito de una parte esencial correspondiente a la figura 1 que muestra un dispositivo de memoria de semiconductor no volátil según la presente invención. En este ejemplo, se describirá como un ejemplo una cadena de memoria de tipo NAND que tiene 16 celdas de memoria.
El dispositivo de memoria como se muestra, genera un circuito generador de tensión pase 20 para generar la tensión pase a ser proporcionado a las líneas de palabras no seleccionados en la operación de lectura, los diferentes niveles de tensión de selección establecidos para cada una de las celdas de memoria M1 M16 16 Circuitos generadores de tensión de línea de palabra 40A, 40B, ..., 40P, un decodificador de fila para aplicar un voltaje de selección a la línea de palabra de la celda de memoria seleccionada en base a la dirección de fila RA y aplicar un voltaje de pasada a la línea de palabra de la 10.
El decodificador de fila 10 recibe los voltajes seleccionados suministrados desde los circuitos de generación de tensión de línea de 40 palabras 40 A 40 P, selecciona uno de ellos de acuerdo con la descodificación de la dirección de fila RA, y lo proporciona a la línea de palabra correspondiente. Por ejemplo, el descodificador de fila 10 usa una señal de dirección de bloque para seleccionar un bloque de memoria que incluye un número predeterminado de cadenas de memoria y una señal de codificación para seleccionar una de las líneas de palabra en el bloque de memoria seleccionado , Proporciona el voltaje de selección correspondiente a la línea de palabra seleccionada en la cadena de memoria seleccionada y suministra la tensión de paso a las líneas de palabra no seleccionadas en la cadena de memoria seleccionada. Tal circuito de decodificación de fila (no mostrado) puede diseñarse como un elemento constitutivo principal mediante un circuito lógico que decodifica la señal de dirección y una puerta de transmisión que pasa selectivamente la tensión de selección de acuerdo con la salida.
La figura 3 muestra un ejemplo de circuito del circuito generador de tensión de línea de palabra 40 A 40 P.
Una resistencia R1, R2 y el transistor T1 NMOS, T2 se proporciona en serie entre la tensión de alimentación y la tensión de tierra, PMOS transistor T3, dos resistencias R1, nodo N20 entre R2 y los dos transistores NMOS T1 , Y el nodo N 30 entre T 2. La puerta del transistor PMOS T 3 está conectada al nodo entre la resistencia R 2 y el drenaje del transistor NMOS T 1. La puerta del transistor NMOS T2 está conectado al terminal de entrada de potencia VIN externo, el VIN terminal de entrada de alimentación externa también está conectado a la puerta del transistor NMOS T8 está conectado a tierra interruptor de conexión del amplificador diferencial 50. El nodo N 20 está conectado a la puerta del transistor NMOS T 1 y la puerta del transistor NMOS T 6 en el amplificador diferencial 50.
Variable RV resistencia y el resistor R3 se proporciona en serie entre el decodificador de fila 10 de la Fig. 2 y la VOUT terminal de salida para la entrega de un selecto de tensión y la tensión de tierra, durante el cual los nodos N50, NMOS en el amplificador diferencial 50 Y está conectado a la puerta del transistor T 7. Se proporciona un transistor NMOS T9 que tiene una puerta conectada al nodo de salida N40 en el amplificador diferencial 50 entre el terminal de salida VOUT y la tensión de suministro de potencia. El amplificador diferencial 50 tiene una configuración de espejo de corriente conocida que usa transistores NMOS T6 y T7 y transistores PMOS T4 y T5.
Los circuitos de generación de tensión de línea de 40 palabras 40 A 40 P cada uno con la configuración anterior producen una tensión de selección de un nivel diferente. Por ejemplo, cuando se aplica 1 V a la línea de palabra WL 16, la línea de palabra W 1 se suministra con 1.6 V Se aplica. Es decir, las salidas 1V desde el generador de voltaje de línea de palabra 40P como la de tensión de la línea de palabra WL16, y la salida de la línea de palabra circuito generador de tensión de 40O y 1V + 0,6 / 15V como un voltaje de la línea de palabra WL15, línea de palabra de tensión 40N circuito generador de 1V + 2 × (0.6 / 15) V se emite como el voltaje de la línea de palabra WL 14, obteniendo secuencialmente 16 voltajes de selección diferenciados. Tal ajuste del valor de voltaje de selección de salida es posible ajustando el valor de la resistencia variable RV.
En la operación de lectura, cada voltaje de selección que tiene un nivel diferente generado a partir del circuito generador de tensión de línea de palabra 40 A 40 P se proporciona a la línea de palabra correspondiente mediante selección por el decodificador de fila 10. En este momento, se aplica una tensión de paso de, por ejemplo, 2,8 V a las líneas de palabras no seleccionadas para pasar el voltaje de lectura Vread. El circuito de generación de voltaje de paso 20 que genera esta tensión de paso se configura usando un circuito de bomba de carga conocido. El voltaje de lectura Vread proporcionado a través del segundo transistor de selección ST2 genera una tensión de línea de bit a través de una caída de tensión debido a la resistencia de conducción de la celda de memoria no seleccionada y una caída de voltaje [V gs (voltaje de fuente de puerta) V t] por la celda de memoria seleccionada.
En este momento, como en la técnica anterior, el voltaje de selección no se fija independientemente de la posición de la celda de memoria, sino que se aplica un voltaje de selección más alto a la celda de memoria ubicada cerca de la línea de bit, por lo que aumenta el efecto del cuerpo Es posible compensar el voltaje umbral Vt. Por lo tanto, es posible generar una tensión de línea de bit precisa independientemente de la posición de la celda de memoria, y se puede realizar una operación precisa de detección de datos incluso con múltiples bits.
Efecto de la invención
BREVE DESCRIPCIÓN DE LOS DIBUJOS FIG.
La figura 2 es un diagrama de circuito de parte principal que muestra una configuración de una memoria de semiconductor no volátil según la presente invención.
La figura 3 es un diagrama de circuito que muestra un ejemplo específico de un circuito generador de tensión de línea de palabra de acuerdo con la presente invención.
Decodificador de 10 filas
Circuito de generación de voltaje de paso 20
40 Un circuito de generación de voltaje de línea de palabra
Línea de bits BL1
WL 1 WL 16 línea de palabras
Celda de memoria M1 M16
Línea de selección de cadenas SL1, SL2
Transistor de selección de cuerda ST1, ST2
Reclamo
Lo que se reivindica es: 1. Un método para conducir una línea de palabras en un dispositivo de memoria semiconductor no volátil que tiene una estructura de celdas de tipo NAND que incluye una cadena de memoria que tiene una pluralidad de celdas de memoria conectadas en serie, que comprende los pasos de: Donde se proporciona un voltaje de selección diferente a una línea de palabra seleccionada.
2. El método de conducción de línea de palabras de acuerdo con la reivindicación 1, en el que se proporciona un voltaje de selección más alto cuando la celda de memoria seleccionada de lectura está más cerca de la línea de bits.
Un dispositivo de memoria de semiconductores no volátil para la realización de una línea de palabra método de la reivindicación 3 de acuerdo con la conducción con la reivindicación 1 o la reivindicación 2, siempre que el mismo número que el número de células de memoria en las cuerdas de memoria, la pluralidad de generar diferentes de selección de voltaje Un dispositivo de memoria de semiconductor no volátil que comprende un circuito generador de tensión de línea de palabra.
Dibujo :
Application number :1997-007383
Inventors :三星電子株式会社
Original Assignee :朴鐘▲うく▼