Método de anotación posterior y sistema CAD usando el mismo
Descripción general
 Anotamos solamente los elementos parásitos designados de antemano por el diseñador, y realizamos la simulación del circuito de manera eficiente. ] Si la anotación de nuevo diodo parásito del transistor, un diodo parásito dispuesto en el diagrama del circuito maestro por los dibujos circuito de la unidad 2 de edición, calcula las constantes del diagrama de circuito de comparación y un circuito basado diodo parásito unidad 6 de extracción a los datos del patrón de máscara , Y la comparación de datos de circuito de la sección 8 compara el diagrama de circuito maestro y el diagrama de circuito comparativo y asocia los diodos parásitos. Los datos de asociación se almacenan en la unidad de almacenamiento de información por correspondencia 10, y los datos constantes del diodo parásito se almacenan en la unidad de almacenamiento constante de elementos 9. Volver unidad de ejecución de la anotación 11 es un diagrama de circuito maestro captura los datos de cartografía y los datos constantes, añade una constante de los diodos correspondencia parasitaria realiza de nuevo la anotación, la unidad de simulación de circuito 12 realiza una simulación de circuito.
Campo técnico
Campo técnico La presente invención se refiere a un método de anotación posterior y a un sistema CAD que utiliza el método de anotación posterior, y en particular a una técnica efectiva cuando se aplica para acortar el tiempo de simulación del circuito.
Antecedentes de la técnica
De acuerdo con el estudio realizado por el presente inventor, para descubrir rápidamente los problemas de rendimiento después del diseño del diseño en un dispositivo de circuito integrado semiconductor, se ejecuta una simulación de circuito y se verifican las características eléctricas. .
La ejecución de la simulación de circuitos, por ejemplo, usando una función de atrás anotación proporcionado en el sistema CAD, la resistencia parásita se extrajo tal como un patrón de máscara, se realiza la información de realimentación en los elementos parásitos, tales como la capacitancia y diodo parásito, esquemas originales Llamada anotación posterior, y luego ejecuta la simulación del circuito a la que se agregan estos elementos parásitos.
Cabe señalar, como un ejemplo que se menciona para el diseño automático de la distribución en el sistema CAD, Nikkan Kogyo Shimbun, 1987 29 de septiembre de emitió 'Handbook CMOS de dispositivos' Comité Handbook CMOS de dispositivos Editorial (ed.), Hay una P181 P175, esta La literatura describe la tecnología de verificación de diseño de disposición, incluida la simulación de circuitos.
Tarea de solución
Sin embargo, el presente inventor ha descubierto que la técnica de extracción del elemento parásito utilizando la función de anotación posterior como se describió anteriormente tiene los siguientes problemas.
En otras palabras, cuando la extracción de los elementos parásitos del patrón de disposición por función de anotación de nuevo, incluso un cable insignificante como un elemento parásito, por ejemplo, para elemento parásito de ser extraída se divide como para cada punto de interconexión de flexión , El número de elementos parásitos a extraer se vuelve enorme, existe el problema de que el tiempo de ejecución de la simulación se alarga, o que se excede el límite de extracción del elemento parásito, y la ejecución de la simulación se vuelve imposible.
Además, con el fin de reducir el número de elementos parásitos se extraen, función para combinar los elementos parásitos divididos en elemento parásito predeterminado, cuando se realiza la contracción de elementos parásitos extraídos por la denominada función de contracción, la característica de contracción La red después de la reducción puede no ser la deseada por el diseñador, como mallas, bucles y elementos parásitos del nodo abierto, lo que puede degradar la precisión de la simulación.
Un objeto de la presente invención es proporcionar un método de anotación posterior capaz de realizar eficientemente la simulación de circuito anotando solo elementos parásitos designados previamente por un diseñador, y un sistema CAD que usa el método de anotación posterior.
Los objetos anteriores y otros y las características novedosas de la presente invención se harán evidentes a partir de la descripción de esta especificación y los dibujos adjuntos.
Solución
El esquema de los representativos de las invenciones divulgadas en la presente solicitud se describirá brevemente de la siguiente manera.
Esto es, de nuevo proceso de anotación de la presente invención es, opcionalmente, primero elemento parásito adicional de estar de vuelta anotación para el diagrama del circuito principal, crear y comparar diagrama de circuito comparativo extraer el segundo elemento parásito basado en el patrón de disposición Cálculo de una constante del segundo elemento parásito extraído del diagrama de circuito, asociando el primer elemento parásito agregado al diagrama de circuito maestro y el segundo elemento parásito extraído en base al patrón de disposición, Almacenar datos de correspondencia del primer elemento parásito correlacionado y el segundo elemento parásito y constantes del segundo elemento parásito calculado, y almacenar constantes del segundo elemento parásito como un maestro Haga una anotación solo en el primer elemento parásito correspondiente agregado al diagrama del circuito.
Además, en el método de anotación posterior de la presente invención, los tipos del primer elemento parásito y el segundo elemento parásito son resistencias parásitas, diodos parásitos y capacidades parásitas.
Además, en el método de anotación posterior de la presente invención, el patrón de disposición incluye datos de un patrón de máscara que sirve como una imagen original de un patrón IC.
Además, el sistema CAD de la presente invención, significa una edición de diagrama de circuito para la adición de cualquiera de símbolos predeterminados para el primer elemento parásito para ser anotación de nuevo en el diagrama de circuito principal, los segundos elementos parásitos de cada basan en la extracción patrón de disposición un elemento parásito medios de cálculo para calcular las constantes de los segundos elementos parásitos cada extraída del diagrama de la creación y la comparación circuito de un diagrama de circuito para la comparación que es parásita entre el primer elemento parásito que se añade a la unidad de edición de diagrama de circuito el almacenamiento de los medios de datos de circuito de comparación, los datos de correspondencia entre el primero elemento parásito y un segundo elemento parásito que se asocia con la comparación de datos de circuito medios para asociar los segundos elementos parásitos extraídos por los medios de elemento de cálculo Un medio de almacenamiento de constante de elemento para almacenar una constante del segundo elemento parásito calculado por el medio de cálculo de elemento parásito, un segundo elemento parásito almacenado en el elemento de medios de almacenamiento constante Está provisto de una unidad de ejecución de una anotación de espalda que primero sólo el elemento parásito anotación de vuelta correspondiente unido a dominar diagrama de circuito basado en las constantes del niño sobre los datos de asociación almacenada por los medios de almacenamiento de información correspondientes.
Además, el sistema CAD de la presente invención, los segundos elementos parásitos extraídos por el primer elemento parásito y unidad de cálculo elemento parásito que se añade por los medios de edición de diagrama de circuito, la resistencia parásita, que consta de un diodo parásito y una capacitancia parásita Ahí
Además, en el sistema de CAD de la presente invención, el patrón de disposición incluye datos de un patrón de máscara que sirve como una imagen original de un patrón de IC.
Según la técnica de vuelta anotación de la presente invención descrita anteriormente, así como el primer elemento parásito opcionalmente adicional de estar de vuelta anotación para el diagrama del circuito principal por los medios de edición del esquema, cálculo elemento parásito significa un segundo parasitaria basado en el patrón de disposición el cálculo de las constantes de los segundos elementos parásitos extraídos del circuito de creación y la comparación de diagrama un diagrama de circuito comparativo extraer el dispositivo, el primer elemento parásito y los datos del circuito de patrones disposición medios de comparación se agrega al diagrama de circuito maestro realiza la asociación entre el segundo elemento parásito que se extrae basa, la correspondencia ha sido primero elemento parásito y una segunda almacenado y calculado en el correspondiente almacenamiento de información significa que los datos de correspondencia entre el segundo elemento parásito Del segundo elemento parásito se almacena en el elemento el medio de almacenamiento constante y la constante del segundo elemento parásito se almacena mediante los medios de ejecución de la anotación posterior sobre la base de los datos de correspondencia Por primera solamente un elemento parásito anotación de vuelta correspondiente añadió al esquema de conexiones, es posible realizar una copia de anotación única constante de la primera elemento parásito el diseñador añade opcionalmente al diagrama de circuito principal.
Además, según la técnica de anotación parte posterior de la presente invención descrita anteriormente, la resistencia parásita de los segundos elementos parásitos extraídos por el primer elemento parásito y unidad de cálculo elemento parásito que se añade por la unidad de edición de diagrama de circuito, un diodo parásito y una capacitancia parásita , Se puede seleccionar el tipo del elemento parásito, de modo que se pueda realizar una mejor anotación posterior.
Además, según la técnica de anotación parte posterior de la presente invención descrita anteriormente, por los datos del patrón de máscara para ser original del patrón IC patrón de disposición, es posible calcular una constante precisa de la segunda elemento parásito.
Descripción de las realizaciones preferidas Las realizaciones de la presente invención se describirán en detalle a continuación con referencia a los dibujos.
La Figura 1 es un diagrama de bloques de un sistema de CAD de acuerdo con una realización de la presente invención, la Fig. 2 es un diagrama de flujo de un sistema de CAD de acuerdo con una realización de la presente invención, la Fig. 3 (a) (c) es una realización de la presente invención La figura 6 es un diagrama explicativo cuando la anotación posterior se ejecuta por un sistema CAD de acuerdo con un ejemplo.
simulación de circuitos En esta realización, el sistema CAD 1 o similar se lleva a cabo del dispositivo de circuito integrado semiconductor puede crear y diagrama de circuito maestro resistor es un diagrama de circuito de una fuente, la unidad de edición de diagrama de circuito que realiza disposición de símbolo de los elementos parásitos del condensador y el diodo ( Se proporcionan medios de edición de diagrama de circuito) 2, y la sección de edición de dibujo de circuito 2 está provista de un monitor para visualizar un diagrama de circuito maestro o similar en el momento del trabajo.
Además, la unidad de edición de dibujo de circuito 2 está conectada a la unidad de almacenamiento de datos de dibujo de circuito 3, y almacena los datos del diagrama de circuito maestro creado.
Además, el sistema CAD 1 está provisto de una sección 4 de creación de patrón de disposición para crear un patrón de máscara que es un patrón de disposición dispuesto en un chip semiconductor.
La unidad de creación de patrón de disposición 4 está conectada a la unidad de almacenamiento de datos de diseño de disposición 5 y almacena datos de un patrón de máscara creado por la unidad de creación de patrón de disposición 4.
Por otra parte, la unidad de diseño de patrón de almacenamiento de datos 5 están conectados a un extractor de circuito (unidad de cálculo elemento parásito) 6, el circuito de la unidad 6 de extracción sobre la base de los datos del patrón de máscara almacenados en dicha unidad de diseño de patrón de almacenamiento de datos 5 compara Y crea un diagrama de circuito para el uso y extrae elementos parásitos en este diagrama de circuito comparativo.
Aquí, los elementos parásitos extraídos en esta realización son una resistencia parásita, una capacitancia parásita y un diodo parásito.
Entonces, la unidad de almacenamiento de datos de circuito de extracción 7 conectada en la etapa subsiguiente almacena los elementos parásitos extraídos de los datos de patrón de máscara y sus constantes como información del diagrama de circuito de comparación.
(Medios de comparación de datos de circuito), el comparador del circuito de datos 8 está conectado a los datos procedentes del circuito de dibujo unidad de almacenamiento de datos 3 y la unidad de almacenamiento de datos de circuitos extraídos 7 es de entrada, la unidad de almacenamiento de datos de dibujo de circuito 3 y los datos de circuito de extracción de Y asocia elementos parásitos con la unidad de almacenamiento 7.
Además, una sección de almacenamiento constante de elementos (sección de almacenamiento constante de elementos) 9 y una sección de almacenamiento de información de correspondencia (sección de almacenamiento de información correspondiente) 10 están conectadas a la etapa subsiguiente de la sección 8 de comparación de datos de circuitos.
Entonces, la constante de sección de almacenamiento de elemento 9, se almacenan los datos constantes en todos los elementos parásitos, la unidad de correspondencia de almacenamiento de información 10, los datos constantes de correspondencia son elementos parásitos son almacenados por la unidad de circuito aguas arriba de comparación de datos 8 .
Además, una unidad de ejecución de anotación posterior (unidad de ejecución de anotación posterior) 11 que realiza la anotación posterior está conectada a la etapa subsiguiente de la unidad de almacenamiento constante de elementos 9 y la unidad de almacenamiento de información por correspondencia 10.
Además, la unidad de ejecución de nuevo anotación 11 también está conectado a un circuito de dibujo unidad de almacenamiento de datos 3, basado en el respectivo circuito de datos de dibujo unidad de almacenamiento de datos 3, almacenada en la unidad de elemento constante de almacenamiento 9 y la unidad de correspondencia de almacenamiento de información 10 La anotación posterior está hecha.
Entonces, los datos del diagrama del circuito maestro retrocedidos por la unidad 11 de ejecución de la anotación posterior se almacenan de nuevo en la unidad 3 de almacenamiento de datos del dibujo del circuito.
La unidad de almacenamiento de datos de dibujo de circuito 3 está también conectado a la unidad de simulación de circuito 12 que realiza la simulación del circuito, de vuelta anotación se emite desde la unidad de ejecución 11, el maestro diagrama de circuito del circuito almacenada por unidad de simulación de circuito 12 sobre la base de los datos de la Simulación se realiza.
A continuación, se describirá la operación de esta realización.
Por ejemplo, entre el elemento parásito, un caso de anotación de nuevo diodo parásito en el transistor MOS se describirá con referencia a las figuras diagrama de flujo y la figura 2 3 (a) (c).
En primer lugar, crear un diagrama de circuito maestro por los dibujos circuito de la unidad 2, a partir de entonces, como se muestra en la figura edición. 3 (a), la unidad de edición de diagrama de circuito 2 igualmente un elemento parásito a la posición que debe volver anotación MOS transistor Tr1 parasitaria Los símbolos del diodo (primer elemento parásito) D1 y el diodo parásito (primer elemento parásito) D2 están dispuestos (etapa S101).
En este momento, el diseñador puede predecir e ingresar un factor de área que es un valor por unidad de área de cada uno de los diodos parásitos D1 y D2 y es una constante de los diodos parásitos D1 y D2.
Aquí, los factores de área predichos de los diodos parásitos D 1 y D 2 se ingresan como 'factor de área = 10', respectivamente.
A continuación, para crear el patrón de disposición de la unidad 4 Generación de un modelo de máscara de datos descritos anteriormente, después de almacenar los datos del patrón de máscara a la unidad de diseño de patrón de almacenamiento de datos 5, el circuito de la sección 6 de extracción basa en los datos del patrón de máscara, diagrama de circuito de comparación y (El segundo elemento parásito) DD 1 y el diodo parásito (el segundo elemento parásito) DD 2 que son elementos parásitos en el diagrama del circuito comparativo se calculan (paso S 102), y estos datos Se almacena en la unidad de almacenamiento de datos del circuito de extracción 7.
Entonces, los datos de los datos y el diagrama de circuito de comparación del diagrama de circuito principal por la unidad de comparación de datos en circuito 8 se comparan y cotejan, como se muestra en la Fig. 3 (b), asignado al diagrama de circuito maestro por los dibujos circuito de la unidad 2 de edición Los diodos parásitos D 1 y D 2 del transistor MOS Tr 1 están correlacionados con los diodos parásitos DD 1 y DD 2 del transistor MOS Tr 10 en el diagrama de circuito comparativo (etapa S 103).
Entonces, los datos de mapeo de circuito de diodos parásitos asociados con la unidad de comparación de datos de 8 DD1, DD2 se almacenan en la unidad de correspondencia de almacenamiento de información 10, una DD1 diodo parásito calculado por el circuito de extracción de la unidad 6, una constante de datos DD2 son circuito Y almacenado en la sección 9 de almacenamiento de elementos constantes a través de la sección 8 de comparación de datos (paso S104).
A continuación, la sección 11 de ejecución de anotación posterior obtiene los datos del diagrama de circuito maestro almacenado en la sección 3 de almacenamiento de datos de trazado de circuito, almacena los datos de correspondencia y la sección 9 de almacenamiento constante de elemento almacenados en la sección 10 de almacenamiento de información de correspondencia Las constantes de solo los diodos parásitos D1 y D2 asociados entre sí se añaden en base a datos constantes, y se realiza la anotación posterior (etapa S105).
Por ejemplo, como se muestra en la Fig. 3 (c), el DD1 diodo parásito del transistor MOS TR10 del diodo parásito D1, el diagrama de circuito de comparación elemento parásito que se asocia con la D2 es un elemento parásito del transistor MOS Tr1 en el diagrama de circuito principal, DD 2, las constantes de los diodos parásitos D 1 y D 2 en el diagrama del circuito maestro se convierten en constantes de los diodos parásitos DD 1 y DD 2, y se lleva a cabo la anotación posterior.
Además, en el diagrama de circuito maestro de acuerdo con la unidad de edición diagrama de circuito 2, los elementos parásitos de estar de vuelta anotación MOS transistor Tr1 es solamente diodo parásito D1, al colocar el MOS transistor Tr1, colocando solamente los diodos parásitos D1, de vuelta Solo el elemento parásito a anotar es el diodo parásito D 1.
Los datos de los diagramas de circuito de retorno maestro anotada se almacenan en el circuito de dibujo unidad de almacenamiento de datos 3 de nuevo, la unidad de simulación de circuitos 12 sobre la base de los datos del diagrama de circuito principal, que se almacena en la unidad de almacenamiento de datos de dibujo de circuito 3 ejecuta una simulación de circuitos .
Además, en esta realización, el elemento parásito se ha descrito para los diodos parásitos D1, D2, de manera similar ser una resistencia parásita y la capacitancia parásita es otros elementos parásitos, cualquier resistencia parásita (elemento de primera parasitaria símbolos y la capacidad parásita de) (primeros elementos parásitos están dispuestos en el diagrama del circuito maestro por los dibujos de circuito unidad de edición 3 símbolos), la resistencia parásita se extrae por el circuito de extracción de la sección 6 del diagrama de circuito de comparación (segundo elemento parásito ) Y la capacitancia parásita (el segundo elemento parásito), es posible realizar la simulación de diagrama de circuito utilizando solo el elemento parásito deseado.
Además, aunque las constantes fueron el factor de área en el diodo parásito, por ejemplo, si la resistencia parásita es ohm, cuando la capacitancia parásita es tan constante está representado por Farad.
Por lo tanto, de acuerdo con la presente realización, dado que solo los elementos parásitos arbitrarios son ejecutados por la unidad 11 de ejecución de anotación posterior, el tiempo de simulación del circuito puede acortarse en gran medida.
Además, dado que el diseñador solo puede designar previamente los elementos parásitos a retroceder anotados, la reducción de los elementos parásitos y similares son innecesarios, y el número de pasos de trabajo puede reducirse considerablemente.
Aunque la invención realizada por el presente inventor se ha descrito concretamente en base a las realizaciones, la presente invención no se limita a las realizaciones mencionadas anteriormente, y son posibles diversas modificaciones dentro del alcance que no se desvíe de su esencia. No hace falta decirlo.
Efecto de la invención
Los efectos obtenidos por los representativos de las invenciones reveladas por la presente solicitud se describirán brevemente de la siguiente manera.
(1) De acuerdo con la presente invención, dado que solo los elementos parásitos arbitrariamente designados por el diseñador pueden anotarse de nuevo, la simulación de circuito puede realizarse de manera eficiente en un corto tiempo.
(2) Además, en la presente invención, la selección de un elemento parásito después de la anotación posterior resulta innecesaria de acuerdo con el punto (1) anterior, y también se pueden reducir las horas-hombre de trabajo.
La figura 1 es un diagrama de bloques de configuración de un sistema CAD de acuerdo con una realización de la presente invención.
La figura 2 es un diagrama de flujo de un sistema de CAD de acuerdo con una realización de la presente invención.
3 (a) y 3 (c) son diagramas explicativos cuando el sistema CAD ejecuta la anotación posterior de acuerdo con una realización de la presente invención.
1 sistema de CAD
2 sección de edición del dibujo del circuito (medios de edición del dibujo del circuito)
3 partes de almacenamiento de datos de dibujo del circuito
4 Sección de creación del patrón de diseño
5 Almacenamiento de datos de patrones de diseño
6 sección de extracción de circuito (sección de cálculo del elemento parásito)
7 Almacenamiento de datos del circuito de extracción
8 sección de comparación de datos de circuito (medios de comparación de datos de circuito)
Sección de almacenamiento constante de 9 elementos (medios de almacenamiento constante de elementos)
10 Unidad de almacenamiento de información correspondiente (Unidad de almacenamiento de información correspondiente)
11 unidad de ejecución de anotación posterior (unidad de ejecución de anotación posterior)
12 Sección de simulación de circuitos
Transistor Tr1 MOS
Transistor Tr10 MOS
Diodo parásito D1 (primer elemento parásito)
Diodo parásito D2 (primer elemento parásito)
Diodo parásito DD1 (segundo elemento parásito)
Diodo parásito DD 2 (segundo elemento parásito)
Reclamo
Un método de respaldo anotación para la realización de extractos adicionales elemento parásito al diagrama de circuito principal del diagrama de circuito original de las reivindicaciones 1 semiconductor dispositivo de circuito integrado, opcionalmente un primer elemento parásito sea anotación de nuevo al diagrama de circuito maestro con agregado, calcula las constantes de los segundos elementos parásitos extraídos creados y del diagrama de circuito de comparación de un diagrama de circuito comparativo extraer el segundo elemento parásito basado en el patrón de disposición, añaden al esquema de conexiones maestro El primer elemento parásito y el segundo elemento parásito extraídos sobre la base del patrón de disposición se asocian entre sí y la correspondencia entre el primer elemento parásito y el segundo elemento parásito Almacenar los datos de asociación y las constantes calculadas del segundo elemento parásito y agregar constantes del segundo elemento parásito al diagrama del circuito maestro en base a los datos de la asociación método anotación Volver caracterizado por primera anotación de nuevo sólo elementos parásitos correspondiente que se.
2. El método de anotación posterior de acuerdo con la reivindicación 1, en el que los tipos del primer elemento parásito y el segundo elemento parásito son una resistencia parásita, un diodo parásito y una capacitancia parásita.
3. El método de anotación posterior de acuerdo con la reivindicación 1 o 2, en el que el patrón de disposición es datos de un patrón de máscara que sirve como una imagen original de un patrón de IC.
Un sistema de CAD para realizar de nuevo la anotación para llevar a cabo la reivindicación 4 elementos parásitos adicionales extraídos y el diagrama de circuito principal el diagrama del circuito original de un dispositivo de circuito integrado semiconductor, la primera parasitaria de estar de vuelta anotación en el diagrama de circuito principal y un medio de edición de diagrama de circuito para añadir opcionalmente un elementos de símbolos predeterminados, cada uno representando el diagrama de circuito de comparación extraído un segundo elementos parásitos cada una de las cuales se extrae creado y en el diagrama de circuito de comparación basado en el patrón de disposición un elemento parásito medios de cálculo para calcular las constantes de dicho segundo elemento parásito, y dicho segundo elementos parásitos extraídos por el primer elemento parásito añadido y la unidad de cálculo elemento parásito a la unidad de edición de diagrama de circuito Medios de comparación de datos de circuito para correlacionar el primer elemento parásito y el segundo elemento parásito entre sí; Un medio de almacenamiento constante de elementos para almacenar una constante del segundo elemento parásito calculada por los medios de cálculo del elemento parásito, una constante del segundo elemento parásito almacenado en los medios de almacenamiento constante de elementos CAD, caracterizado porque comprende una ejecución de la anotación de nuevo significa para la primera anotación de nuevo sólo elementos parásitos de los correspondientes añadió al diagrama de circuito principal basándose en los datos de correspondencia almacenados por los medios de almacenamiento de información de correspondencia Sistema.
En la reivindicación 5 de la reivindicación 4 sistema de CAD, en el que el segundo elemento parásito que se extrae por el primer elemento parásito y la unidad de cálculo elemento parásito que se añade por los medios de edición de diagrama de circuito, la resistencia parásita, diodos parásitos Y una capacitancia parásita.
6. El sistema de CAD de acuerdo con la reivindicación 4 o 5, en el que el patrón de disposición es datos de un patrón de máscara que sirve como una imagen original de un patrón de IC.
Dibujo :
Application number :1997-006824
Inventors :株式会社日立製作所
Original Assignee :佐藤元幸