Método de simulación de chips
Descripción general
 Realice un método de simulación de chips capaz de realizar simulaciones a nivel de chip con alta precisión en poco tiempo. ] Constituyen el modelo de función AHDL N correspondiente a los bloques funcionales de correlación entre el chip IC que tiene un bloque, se realiza de simulación basado en la construcción del modelo AHDL, cuando la simulación, el equivalente de Thevenin de los bloques funcionales para aproximarse considerado como circuito constituye un modelo AHDL la fuente de tensión equivalente como una impedancia terminal, también constituye un modelo AHDL uso de funciones matemáticas o modelos numéricos de los resultados de la simulación a nivel de transistor de un análisis de pequeña señal, incluyendo los otros bloques funcionales.
Campo técnico
Campo técnico La presente invención se refiere a un método para realizar simulación de nivel de chip usando un modelo de lenguaje de descripción de comportamiento analógico generado considerando la correlación entre bloques funcionales en un circuito integrado.
Antecedentes de la técnica
En la etapa de diseño detallado de cada bloque funcional, la simulación de nivel de chip se utiliza preferiblemente para la verificación de funciones, el análisis de dispersión, etc., además de la verificación de conexión. En los últimos años, como el rendimiento del circuito se ha mejorado rápidamente, la escala del circuito también se ha ampliado considerablemente, por lo que la simulación de nivel de chip aún requiere un gran tiempo de cálculo. Por lo tanto, actualmente es el caso que la verificación funcional y el análisis de dispersión apenas se realizan a nivel de chip.
Como una salida, en los últimos años ha desarrollado HDL analógico (AHLD: analógicas físicas Description Language) utilizando el comportamiento analógico (operación) se expresa en lenguaje de descripción, la investigación y el desarrollo para aumentar la velocidad de la simulación se activa ha sido (por ejemplo, la literatura [1] 'G Ruan :.' un modelo de comportamiento de a / D convertersusing un simulador de modo mixto, 'Conferencia de circuitos integrados Custom IEEE, pp.5.7.1-5.7.4, 1990', o la literatura [2] 'T Koskinen y PYKCheung :.' Statisticaland modelado del comportamiento de los circuitos integrados analógicos, 'IEE Preceedings-G, vol.140, pp.171-176, 1993' de referencia).
Tarea de solución
Sin embargo, dado que la mayoría de los enfoques tratan los bloques funcionales como elementos ideales o no consideran la correlación entre bloques funcionales, como cuestión de rutina, ocurren problemas de precisión en la simulación de nivel de chip. Por otro lado, la técnica de modelado macro utilizando un circuito equivalente (por ejemplo, la literatura [3] 'GRBoyle, BM Cohn, DO Pederson y JE Solomon:' Macromodeling de amplificadores operacionales de circuito integrado, 'IEEE J. Sokid-StateCircuits, vol.SC-9 , pp.353-363, 1974 'de referencia) pero está siendo estudiado por un largo tiempo, ya que no sólo se hace con circuito limitado, como un amplificador operacional, no es adecuado para la simulación de nivel de chip.
La presente invención se ha realizado a la vista de las circunstancias anteriores, y un objeto de la misma es proporcionar un método de simulación de chip capaz de realizar una simulación de nivel de chip con alta precisión en un tiempo corto.
Solución
Para lograr el objeto anterior, la presente invención proporciona un método de simulación de un chip que tiene al menos dos bloques funcionales, configurado analógico modelo Descripción operaciones de idioma de acuerdo con la correlación entre los bloques funcionales, descripción del comportamiento analógico construido Realice una simulación basada en el modelo de lenguaje.
Además, en el método de simulación de la presente invención, los bloques funcionales para ser aproximadas considera circuito equivalente de Thevenin, que constituye una descripción de comportamiento modelo de lenguaje fuente de tensión equivalente analógico como una impedancia terminal.
Además, en el método de simulación de la presente invención, que constituye un modelo de lenguaje de descripción de comportamiento analógica utilizando funciones matemáticas o modelos numéricos de los resultados de la simulación a nivel de transistor de un análisis de pequeña señal, incluyendo los otros bloques funcionales.
De acuerdo con el método de simulación de la presente invención, un método de modelos descripción de comportamiento de idioma analógica correspondiente a la correlación de bloques funcional de un chip que tiene una pluralidad de bloques funcionales se configuran, la simulación se realiza basándose en el modelo de descripción de comportamiento lenguaje análogo de configuración. En simulación, el bloque funcional a aproximar se considera como el circuito equivalente de Thevenin, y un modelo de lenguaje de descripción de comportamiento analógico se configura con una fuente de voltaje equivalente como su impedancia de terminal. Un modelo de lenguaje de descripción de comportamiento analógico se construye a partir de funciones aritméticas o modelos numéricos a partir de resultados de simulación de nivel de transistor mediante análisis de señal pequeña que incluye otros bloques funcionales.
La Figura 1 es un diagrama de flujo para explicar el esquema del método de simulación de la chip IC de acuerdo con la presente invención, la figura 2 es un diagrama para explicar cómo determinar la Thevenin (Thevenin) circuito equivalente teniendo en cuenta las correlaciones inter-bloque de acuerdo con la presente invención, La figura 3 es un diagrama que muestra un ejemplo de configuración específica de un chip IC al que se aplica el método de la presente invención.
La presente invención constituye un modelo AHDL de acuerdo con el bloque de función de correlación de chip IC con bloques funcionales N, realiza simulación basado en la configuración del modelo AHDL. Entonces, cuando la simulación es un bloque de función a ser aproximado considera Thevenin circuito equivalente, que constituye el modelo AHDL la fuente equivalente de tensión como una impedancia terminal y el nivel de transistor por análisis de pequeña señal, incluyendo otros bloques funcionales A partir de los resultados de la simulación, un modelo AHDL se construye usando una función aritmética o un modelo numérico. En lo sucesivo, se describirá un método específico paso a paso con referencia a la figura 3.
Resumen del método de la invención, como se muestra en la Fig. 1, por ejemplo, tal como el intervalo de tensión de entrada, y entradas de cada especificación terminal de bloque funcional y la exactitud aproximación deseada (paso S1). A continuación, para obtener la impedancia y la fuente de tensión del circuito equivalente de Thevenin, la simulación del circuito se realiza a nivel del transistor y se recogen los datos de la muestra (paso S2). Entonces, para observar los datos de ejemplo, funciones matemáticas comunes o modelo numérico o diseñador aproximado juzgado por, constituye un modelo de aproximación (paso S3a, S3b). Luego, se determina si la precisión de aproximación se cumple o no (paso S4). Si se obtiene un resultado de determinación negativa, el proceso pasa al paso S4, se agregan puntos de muestra (paso S5) y el proceso vuelve a los pasos S3a y 3b. En el proceso de determinación de la etapa S4, si se obtienen resultados positivos, el proceso pasa al paso S6, se genera modelo AHLD por el modelo de aproximación, la simulación del nivel de chip usando un simulador predeterminado.
A continuación, 1. 2. Cómo obtener el circuito equivalente de Thevenin considerando la correlación entre bloques se relaciona con la figura 2 y 2. La consideración de la correlación entre bloques en el chip IC se describirá específicamente con referencia a la figura 3.
1. Cómo calcular el circuito equivalente de Thevenin teniendo en cuenta la correlación entre bloques
Aquí tiene bloques funcionales de N en consideración IC de chips 10, el bloque k-ésima, como se muestra en la Fig. 2 (a), N puertos de entrada IIN (1-n) y M puertos de salida Iout ( 1 - m) de la misma manera. En este caso, la teoría de circuitos, cuando el bloque funcional se considera como una 'caja de negro (Box Negro)', expresado por el circuito equivalente de Thevenin, como se muestra en la Fig. 2 (b).
El vector de impedancia equivalente Z de cada puerto es una función de cada elemento que se muestra a continuación.
Z = f (vin, iin, vout, iout, x, ξ)
   (1)
Sin embargo, vin, iin cada tensión de entrada y vectores de corriente, Vout, Iout cada tensión de salida y vector de corriente, x es representativa de la función de correlación con los otros bloques funcionales y el bloque (por ejemplo, recibido una tensión de polarización a partir de los otros bloques Si lo es, se convierte en voltaje). ξ es una cantidad que representa variaciones debidas a variaciones en el voltaje de la fuente de alimentación, la temperatura y los parámetros del proceso. La fuente de tensión equivalente V se puede expresar de la misma manera.
V = g (vin, iin, vout, iout, x, ξ)
   (2)
Como método para obtener Z, se conecta una fuente de corriente alterna a un puerto de interés en el punto de funcionamiento de CC, se realiza un análisis de señal pequeño, y la impedancia se calcula a partir de la tensión del terminal. Por supuesto, esta impedancia, es decir, f () no solo es no lineal en general sino también una función de frecuencia. Por lo tanto, cuando no puede representarse mediante una función aritmética normal, es necesario aproximar sus características utilizando un modelo numérico, como la interpolación o el modelo de regresión.
Por otro lado, la fuente de voltaje equivalente se calcula a partir de la tensión de circuito abierto del puerto. Sin embargo, la correlación con otros bloques es solo el bloque que tiene una relación de conexión con este bloque. Cuando la simulación se realiza a nivel de transistor, también se toma en consideración la entrada / salida del bloque relevante. Además, las variaciones debidas a las fluctuaciones en el voltaje de la fuente de alimentación y los parámetros del proceso se toman en la impedancia equivalente y la fuente de voltaje equivalente desde la simulación a nivel del transistor.
2. Ejemplo específico sobre la consideración de la correlación entre bloques en chip CI
IC chip de 10 de la Fig. 3, cinco bloques funcionales, específicamente, el bloque amplificador operacional 11, el bloque de interruptores 12, la lógica o el bloque 13, y un bloque de polarización 14 y el bloque de memoria intermedia 15. Además, TM indica un terminal de entrada / salida del chip IC 10. En este chip IC 10, el voltaje de la fuente de alimentación VCC se suministra a todos los bloques funcionales 11 15 a través del terminal TMVCC. Al bloque amplificador operativo 11, una señal de entrada IN y su señal IN invertida se introducen a través de los terminales TMIN y TNIN. La señal de salida OPOUT y la señal de salida invertida OPOUT del amplificador operativo 11 se introducen en el bloque de conmutación 12. El voltaje de polarización VBIAS del bloque de polarización 14 se suministra al bloque amplificador operacional 11 y al bloque conmutador 12. La lógica PATÁN señal de salida O bloque se suministra también al bloque conmutador 12, la señal de salida SOUT y la invertida SOUT señal de salida del bloque de interruptores 12 se suministra al bloque de memoria intermedia 15. A continuación, la señal de salida OUT y la señal de salida invertida OUT del bloque de memoria intermedia 15 salen de los terminales TOUT y TOUT.
En chip IC 10 tiene una configuración tal, aunque modelo AHDL para cada bloque se va a crear basado en el procedimiento mostrado en la Fig. 1, de aquí en adelante, y el modelado relacionadas con la tensión de salida del bloque amplificador operacional 11 como un bloque de ejemplo Se describirá la consideración de la intercorrelación.
El bloque amplificador operacional 11 funciona al ser alimentado con el voltaje de polarización VBIAS del bloque de polarización 14. Por lo tanto, la VOPOUT tensión de la OPOUT señal de salida no es sólo una función de la tensión de entrada (VIN VIN) y tensión de alimentación (Vcc), es también una función del voltaje de polarización (VBIAS). Es decir, la tensión VOPOUT de la señal de salida OPOUT está dada por la siguiente ecuación.
VOPOUT = Ganancia (VIN VIN) + Voffset
   (3)
Sin embargo, la ganancia es la ganancia del amplificador, para el no lineal con respecto a la tensión Vcc de alimentación y la tensión de polarización VBIAS, se aproximaron usando un modelo numérico de un polinomio de segundo orden como sigue.
Ganancia = 0.09 V 2 cc + 0.9 Vcc + 0.153 V 2 BIAS + 0.95 V BIAS
   (4)
Voffset es el desplazamiento de la tensión de salida, y similar a la ganancia, se aproxima mediante un polinomio cuadrático de la siguiente manera.
Voffset = 0.18 V 2 cc 0.19 Vcc + 0.3 V 2 BIAS 1.06 V BIAS
   (5)
Cada una de las constantes anteriores se extrae realizando una simulación a nivel del transistor mientras se conecta el bloque amplificador operacional 11 y el bloque de polarización 14. De esta forma, investigaremos bloques mutuamente relevantes y crearemos el modelo AHDL.
Como se ha descrito anteriormente, según esta realización, para configurar el modelo AHDL según la correlación de bloques de función de chip IC con el bloque de función N realiza la simulación basada en modelo de estructura AHDL, la simulación en los bloques funcionales para aproximarse considera circuito equivalente de Thevenin, constituye el modelo AHDL la fuente de tensión equivalente como una impedancia terminal y la función aritmética de los resultados de la simulación a nivel de transistor de un análisis de pequeña señal que incluye los otros bloques funcionales O bien, un modelo AHDL se construye usando un modelo numérico, es posible realizar una simulación de nivel de chip con alta precisión con un tiempo de cálculo corto.
Efecto de la invención
APLICABILIDAD INDUSTRIAL Como se describe anteriormente, de acuerdo con la presente invención, es posible realizar una simulación de nivel de chip altamente precisa en un tiempo corto. Como resultado, existe la ventaja de que es posible crear una calidad de circuito integrado en la etapa de diseño.
Breve descripción de los dibujos La figura 1 es un diagrama de flujo para explicar un esquema de un método de simulación de un chip IC de acuerdo con la presente invención.
La figura 2 es una vista para explicar un método para obtener un circuito equivalente de Thevenin en consideración de la correlación entre bloques de acuerdo con la presente invención.
La figura 3 es un diagrama que muestra un ejemplo de configuración específica de un chip IC al que se aplica el método de la presente invención.
10 ... chip IC
11 ... Bloque de amplificador operacional
12 ... bloque de interruptores
13 ... Lógica o bloque
14 ... Bloque de sesgo
15 ... Bloque de almacenamiento intermedio
Reclamo
Un método de simulación de un chip que tiene una la reivindicación 1, en el que al menos dos bloques funcionales, las operaciones analógicas configuradas modelo lenguaje de descripción de acuerdo con la correlación entre los bloques funcionales, realiza una simulación basada en la descripción de comportamiento modelo de lenguaje análogo de configuración Método de simulación de chips
Se considera que el bloque de función a ser la reivindicación 2 se aproxima al circuito equivalente de Thevenin, método de simulación de chip según la reivindicación 1, en el que la configuración de la analógica descripción de la operación modelo de lenguaje fuente de tensión equivalente como una impedancia terminal.
método de simulación de chip según la reivindicación 2, en el que la configuración de la descripción de la operación modelo de lenguaje analógica utilizando funciones matemáticas o modelos numéricos de los resultados de la simulación a nivel de transistor de un análisis de pequeña señal incluyendo las reivindicaciones 3 otros bloques funcionales.
Dibujo :
Application number :1997-006814
Inventors :ソニー株式会社
Original Assignee :盧金勤、村山敏夫、江本信也