Sistema de adquisición de punto de control
Descripción general
 Se proporciona un sistema de adquisición de puntos de control que reduce en gran medida la carga en un procesador de un flujo de caché ejecutado en el momento de la adquisición del punto de control. ] Detecta la caché de hardware ras 4b 4a que, independientemente de la operación en paralelo con el procesador 2a 2b realiza vaciado de caché, la memoria caché 5b parte de inicio ras 5a para iniciar la 4a 4b hardware vaciado de caché, la realización del vaciado de caché , y una memoria caché de terminación al ras 6b detector 6a, el procesador 2a 2b, al adquirir un punto de control, la primera vaciado de caché correr es primero paralelo con el procesamiento normal, la memoria caché ras detector finalización 6a 6b es una Cuando se detecta la finalización del vaciado de caché de 1, se interrumpe el procesamiento normal, se guarda el contexto y se ejecuta el segundo vaciado de caché.
Campo técnico
La presente invención se basa en el hecho de que el procesador adquiere un punto de control en la memoria principal al guardar periódicamente el contexto y lavar el caché durante el funcionamiento del sistema y al reiniciar desde este punto de control cuando se produce un fallo. se refiere a sistema de adquisición de punto de control preferido aplicado al sistema de ordenador tolerante a fallos la aplicación de la recuperación de fallos, la carga en el vaciado de caché de los procesadores realizadas en punto de control sólo añade una construcción particularmente simple A un sistema de adquisición de punto de control que puede reducir drásticamente la carga y realizar el procesamiento de punto de control de alta velocidad.
Antecedentes de la técnica
En general, el procesador adquiere un punto de control guardando periódicamente el contexto y vaciando el caché durante el funcionamiento del sistema, y ​​se recupera de la falla reiniciando desde este punto de control cuando ocurre una falla En un sistema informático tolerante a errores, es necesario enjuagar el contexto del procesador y el contenido de la caché en la memoria cuando se adquiere el punto de control. Normalmente, dado que este proceso de vaciado de caché es realizado por el procesador, durante el vaciado de la caché en el momento de la adquisición del punto de control, el procesador no puede realizar el procesamiento normal hasta que se complete el lavado de efectivo. Por esta razón, en un sistema informático tolerante a errores que emplea el método de punto de control, el procesador necesita suspender el procesamiento normal en el momento de la adquisición del punto de control y realizar un vaciado de caché, lo que provoca una disminución en la velocidad de procesamiento .
Para resolver esta reducción en la velocidad de procesamiento, es concebible proporcionar un dispositivo dedicado para ejecutar la descarga de caché. En este caso, si el procesador crea una nueva línea de caché sucia durante el vaciado de caché, no se vaciará por completo. Por lo tanto, para evitar esto, el procesador tuvo que detener el procesamiento.
Tarea de solución
Como se describió anteriormente, simplemente utilizando el dispositivo de vaciado de caché en el momento de la adquisición del punto de control, es necesario detener el procesador mientras se escriben datos de la línea de caché en el estado sucio de la memoria, lo que resulta en degradación del rendimiento.
La presente invención se ha realizado en vista de las circunstancias anteriores, los puntos de control que permite que el tiempo de procesamiento de parada del procesador por el vaciado de caché realizado significativamente reduce al puesto de control, para darse cuenta de un punto de control de alta velocidad Un objeto de la presente invención es proporcionar un sistema de adquisición.
Solución
En el sistema de adquisición de punto de control de la presente invención, el procesador adquiere periódicamente un punto de control en la memoria principal al guardar periódicamente el contexto y enjuagar el caché, y al reiniciar desde este punto de control cuando ocurre una falla. Un medio de ejecución de vaciado de caché para ejecutar independientemente un vaciado de caché de dicho procesador en paralelo con la operación de dicho procesador, medios de activación para activar dicho medio de ejecución de vaciado de caché, Y un medio de detección para detectar la finalización del enjuague de la memoria caché por los medios de ejecución del flash, en el que cuando se adquiere el punto de comprobación, el procesador pone en marcha los medios de ejecución del enjuague del caché con los medios de activación, Realización de una primera vaciado de caché en paralelo con sentido, después de que dicho medio de detección detecta la finalización de la primera vaciado de caché, interrumpe el procesamiento normal mientras que el ahorro del contexto, vaciado de caché ejecución por los medios de activación Y ejecuta la segunda descarga de caché activando los medios.
Además, en el sistema de adquisición de punto de control de la presente invención, el procesador adquiere un punto de control en la memoria principal al guardar periódicamente el contexto y lavar el caché, y se reinicia desde este punto de control cuando ocurre una falla. Un medio de ejecución de vaciado de caché para ejecutar de forma independiente un vaciado de caché de dicho procesador en paralelo con una operación de dicho procesador, un medio de inicio para activar dicho medio de ejecución de vaciado de caché, Medios de detección para detectar la finalización del enjuague de caché por dichos medios de ejecución de vaciado de caché y medios de detención para detener la ejecución de dichos medios de vaciado de caché, donde dicho procesador, al adquirir un punto de verificación El medio de ejecución de vaciado de caché se activa mediante los medios de inicio para ejecutar el primer vaciado de caché en paralelo con el procesamiento normal y después de que el medio de detección detecta la finalización del primer vaciado de caché o después de que transcurra un tiempo predeterminado Después de que el medio de detección ha detenido la primera caché al ras por los medios de parada sin detectar la finalización de la primera descarga de caché, el proceso normal se interrumpe y se guarda el contexto, Y el medio de ejecución de vaciado de caché se activa mediante los medios de activación para ejecutar el segundo vaciado de caché.
De acuerdo con el sistema de adquisición de punto de control de la presente invención, cuando se adquiere un punto de control, el medio de ejecución de lavado de caché se activa mediante los medios de activación. Como este medio de ejecución de vaciado de caché ejecuta de forma independiente el primer vaciado de caché en paralelo con el procesador, el procesador continúa el procesamiento normal durante ese tiempo.
Entonces, después de que los medios de detección detecten el final de la memoria caché al ras por los medios de ejecución de vaciado de caché, el procesador interrumpe el procesamiento normal y guarda el contexto e inicia nuevamente los medios de ejecución de vaciado de caché mediante los medios de activación.
Resultado de realizar primero vaciado de caché puede ser reducido en gran medida la cantidad de datos que debe reflejarse en la memoria principal en la memoria caché en el momento de adquisición de punto de control, el tiempo necesario de la segunda vaciado de caché durante punto de control, o procesador Y la eficiencia de procesamiento del sistema se puede mejorar.
Además, según el sistema de adquisición de puntos de control de la presente invención, cuando se adquiere un punto de control, los medios de ejecución de enjuague de caché se activan primero por los medios de activación de la misma manera que se describió anteriormente. Dado que los medios de ejecución de vaciado de caché ejecutan independientemente el enjuague de caché en paralelo con el procesador, el procesador continúa el procesamiento normal mientras se está ejecutando.
Luego, cuando ha transcurrido un tiempo predeterminado, cuando los medios de detección aún no detecta el final del vaciado de caché por el caché significa ejecución ras, para detener el vaciado de caché por los medios de tope, para interrumpir el procesador procesa típicamente contexto Y activa los medios de ejecución de enjuague de caché nuevamente mediante los medios de activación.
Esto hace que sea posible reducir significativamente la cantidad de datos que debe reflejarse en la memoria principal en la memoria caché en la misma manera que se ha descrito anteriormente puesto de control, el tiempo requerido para el segundo vaciado de caché durante puesto de control, a saber procesador El tiempo de inactividad se reduce en gran medida y se puede mejorar la eficiencia del procesamiento del sistema.
Las realizaciones de la presente invención se describirán a continuación con referencia a los dibujos.
Primera realización En primer lugar, se describirá una primera realización de la presente invención con referencia a las figuras 1 y 2.
La figura 1 es un diagrama que muestra una configuración esquemática de un sistema informático al que se aplica el sistema de adquisición de punto de control de acuerdo con la realización. Como se muestra en la figura 1, el sistema informático de la realización es un sistema multiprocesador que incluye dos módulos de procesador de los módulos de procesador 1a y 1b, y en el caso normal, cada procesamiento se realiza de forma independiente. . Tenga en cuenta que el módulo del procesador se refiere a los compuestos por un procesador y una memoria caché, el módulo del procesador 1a de la forma de realización incluye un procesador 2a y caché 3a, 1b módulo de procesador está provisto de un procesador 2b y 3b caché Respectivamente
Además, estos módulos de procesador 1a 1b que comparten el dispositivo de memoria 9 realizan el procesamiento. En el sistema informático de esta realización, se adopta un método de reinicio del punto de control para asegurar la tolerancia a fallas, y por lo tanto, se obtiene periódicamente un estado en el que se puede reiniciar, es decir, se adquiere un punto de control. Por lo tanto, cuando se actualiza el dispositivo de memoria 9, el procesador 2 a 2 b registra el historial de actualización en el archivo de registro 8. Luego, cuando la información de contexto del procesador 2 a 2 by el contenido de la memoria caché 3 a 3 b se reflejan en la memoria, es decir, cuando el estado se vuelve a reiniciar, el archivo de registro 8 se reinicia. La adquisición de este punto de control se realiza cuando el espacio libre del archivo de registro 8 llega a ser igual o inferior a la capacidad predeterminada.
Cache 4b hardware ras 4a está destinado a poner en práctica el vaciado de caché independientemente en paralelo con el procesador 2a 2b, por ejemplo, si el lado 1a módulo del procesador, con lo que refleja los datos actualizados en la memoria caché 3a en el dispositivo de memoria 9, Y almacena el historial de actualización en el archivo de registro 8.
Para obtener más información sobre estos dispositivos de limpieza de caché, consulte 'Dispositivo flash en efectivo' presentado por el solicitante actual el mismo día. La caché ras parte de inicio 5a 5b es para el inicio de la memoria caché ras 4b hardware 4a respectivamente, caché ras de detección de finalización unidad 6a 6b está a punto de detectar la terminación del vaciado de caché por el caché ras 4b hardware 4a.
Aquí, con referencia a la figura 2, la operación cuando el espacio libre del archivo de registro 8 llega a ser igual o menor que la capacidad predeterminada, es decir, se describirá la operación en el momento de adquirir el punto de control. Procesador 2a 2b detecta que el espacio libre en el archivo de registro de 8 se convierte por debajo de un volumen predeterminado, la primera caché inicio ras porción 5a 5b iniciar el hardware 4b vaciado de caché 4a (etapa A1 de la Fig. 2). Por lo tanto, la memoria caché ras 4b hardware 4a incluye un procesador 2a, en paralelo con la ejecución de instrucciones 2b comienza vaciado de caché (etapa B1 en la Figura 2), mientras que, la 2a procesador 2b seguir con el procesamiento normal (Fig. 2 Paso A2).
Entonces, cuando la memoria caché de detección de terminación al ras unidad 6a 6b detecta la finalización de la vaciado de caché por el 4b caché de hardware ras 4a (Y de la etapa A3 en la Fig. 2), el procesador 2a 2b interrumpe el procesamiento normal, ahorrar el contexto (Paso A 4 en la figura 2), la sección de activación de vaciado de caché 5a 5b activa de nuevo el hardware de vaciado de caché 4 a 4b (paso A 5 en la figura 2) y realiza el procesamiento del punto de control.
Cuando la caché ras de detección de finalización unidad 6a 6b detecta la finalización de la vaciado de caché por el caché ras 4b hardware 4a (Y de la etapa A6 en la Fig. 2), para restablecer el archivo de registro 8 reanuda el procesamiento normal.
Como resultado, es posible reducir el enjuague de caché en el momento del procesamiento del punto de control y mejorar la eficiencia de procesamiento del sistema.
(Segunda realización) A continuación, se describirá una segunda realización de la presente invención con referencia a las figuras 3 y 4.
La figura 3 es un diagrama que muestra una configuración esquemática de un sistema informático al que se aplica el sistema de adquisición de punto de control de acuerdo con la realización. En esta realización, además de la configuración de la primera realización, se proporciona una unidad de parada de descarga de caché para cada módulo de procesador.
La unidad de parada de descarga de caché 10 a 10b detiene forzosamente la descarga de la memoria caché mediante el hardware de descarga de caché 4 a 4 b activado por la unidad de activación de descarga de memoria caché 5 a 5 b.
Aquí, el funcionamiento de esta realización se describirá con referencia a la FIG. Procesador 2a 2b detecta que el espacio libre en el archivo de registro de 8 se convierte por debajo de una capacidad predeterminada, en primer lugar se activa el caché de hardware ras 4a 4b por el 5b caché ras parte de inicio 5a (Paso C1 en la Fig. 4). Por lo tanto, la memoria caché ras 4b hardware 4a comienza la aplicación de la vaciado de caché en el fondo (Paso de la Fig. 4 D1), mientras que, el procesador 2a 2b seguir con el procesamiento normal (paso C2 en la Fig. 4).
A continuación, el procesador 2b 2a, cuando la parte de inicio caché ras tiempo 5a 5b de la activación de la memoria caché de hardware ras 4b 4a predeterminado por transcurrido (Y en el paso C3 de la Fig. 4), se interrumpe el procesamiento normal, la memoria caché Se determina si la memoria flash se ha completado o no, es decir, si se ha detectado la terminación de la memoria caché al ras por el detector 6a 6b de finalización de limpieza de la memoria caché (paso C4 en la figura 4).
Aquí, cuando el vaciado de caché no se completa (N en Paso C4 en la Fig. 4), el procesador 2a 2b es detener a la fuerza el vaciado de caché por el caché ras 4b hardware 4a por el 10b caché parada ras 10a ( Paso C 5 en la figura 4).
Entonces, el procesador 2a 2b está configurado para ahorrar el contexto (paso C6 en la figura 4), para iniciar la caché ras 4b hardware 4a por la caché ras parte de inicio 5b 5a de nuevo (etapa C7 en la Fig. 4), el proceso de punto Llevar a cabo.
Cuando la caché ras de detección de finalización unidad 6a 6b detecta la finalización de la vaciado de caché por el caché ras 4b hardware 4a (Y de C8 paso en la Fig. 4), para restablecer el archivo de registro 8 reanuda el procesamiento normal.
Como resultado, es posible reducir el enjuague de caché en el momento del procesamiento del punto de control y mejorar la eficiencia de procesamiento del sistema. Por cierto, un ejemplo de iniciar el procesamiento de adquisición de punto de control después de la finalización de caché ras precedente en la primera forma de realización, después de la memoria caché de inicio ras precedente en la segunda realización se ha descrito respectivamente ejemplo inicia un proceso de punto después de que haya transcurrido un tiempo predeterminado , Y al combinar estos, se puede llevar a cabo un procesamiento más eficiente.
La operación en ese caso se describirá con referencia a la FIG.
(Tercera realización) procesador 2a 2b detecta que el espacio libre en el archivo de registro de 8 se convierte por debajo de una capacidad predeterminada, en primer lugar se activa el caché ras 4b hardware 4a por el 5b caché parte de inicio ras 5a (Fig. 5 Paso E1). Por lo tanto, la memoria caché ras 4b hardware 4a comienza la aplicación de la vaciado de caché en el fondo (Paso F1 en la Fig. 5), mientras que, el procesador 2a 2b seguir con el procesamiento normal (etapa E2 en la Fig. 5).
A continuación, el procesador 2a 2b es que haya transcurrido el caché ras parte de inicio tiempo 5a 5b de la activación de la memoria caché de hardware ras 4b 4a predeterminada por, o, 6b caché ras detector finalización 6a es debido a la caché de hardware ras 4a 4b Al detectar la terminación de la descarga de la memoria caché (Y en el paso E 3 de la figura 5), ​​se interrumpe el procesamiento normal.
En este momento, si no se almacena en caché todavía ras se completa (N en la Etapa E4 en la Fig. 5), el procesador 2a 2b es una 10b caché parada ras 10a para forzar el vaciado de caché por el caché de hardware ras 4b 4a (Etapa E 5 en la figura 5).
Entonces, el procesador 2a 2b está configurado para ahorrar el contexto (etapa E6 en la Fig. 5), para iniciar la caché ras 4b hardware 4a por la caché ras parte de inicio 5b 5a nuevo (paso E7 en la Figura 5), ​​el proceso de punto Llevar a cabo.
Cuando la caché ras de detección de finalización unidad 6a 6b detecta la finalización de la vaciado de caché por el caché ras 4b hardware 4a (Y de la etapa E8 en la Fig. 5), para restablecer el archivo de registro 8 reanuda el procesamiento normal.
De ese modo, en comparación con la primera y la segunda realizaciones, es posible reducir aún más la descarga de la memoria caché en el momento del proceso de punto de control, y se puede mejorar la eficacia de procesamiento del sistema.
En esta realización, la descarga de la memoria caché se divide en dos fases, pero dependiendo de la configuración del sistema o similar, también es efectivo dividir en tres o más fases.
Efecto de la invención
Tal como se describe en detalle anteriormente, de acuerdo con el sistema de adquisición de punto de control de la presente invención, el procesador adquiere el punto de control al guardar periódicamente el contexto y lavar el caché, y cuando ocurre un problema, desde el punto de control en un sistema de ordenador para implementar la recuperación de fallos mediante el reinicio, el dispositivo de hardware que funciona independientemente del procesador justo antes del proceso de vaciado de caché del procesador como una carga del procesador a la adquisición punto de control inicia un proceso de punto Es posible reducir la carga del proceso de vaciado de caché del procesador en el momento de la adquisición del punto de control y mejorar la eficiencia de procesamiento del procesador.
La figura 1 es un diagrama que muestra una configuración esquemática de un sistema informático al que se aplica un sistema de adquisición de punto de control de acuerdo con una primera realización.
La figura 2 es un diagrama de flujo para explicar el funcionamiento de la primera realización.
La figura 3 es un diagrama que muestra una configuración esquemática de un sistema informático al que se aplica un sistema de adquisición de punto de control de acuerdo con una segunda realización.
La figura 4 es un diagrama de flujo para explicar el funcionamiento de la segunda realización.
La figura 5 es un diagrama de flujo para explicar el funcionamiento de la tercera realización.
Una sección de activación de vaciado de caché, 6a, 6b ... sección de detección de terminación de vaciado de caché, 7 ... autobús , 8 ... archivo de registro, 9 ... dispositivo de memoria, 10a, 10b ... sección de detención de limpieza de caché.
Reclamo
Reivindicación 1 Un procesador se recupera de una falla guardando periódicamente contextos y vaciando la caché para obtener un punto de control en la memoria principal y reiniciando desde este punto de control cuando ocurre una falla. Lo que se reivindica es: 1. Un sistema informático para realizar, que comprende: medios de ejecución de vaciado de caché para ejecutar un vaciado de caché de dicho procesador independientemente y en paralelo con una operación de dicho procesador; medios de activación para activar dichos medios de ejecución de vaciado de caché; En el que cuando se adquiere dicho punto de control, dicho procesador activa primero los medios de ejecución de lavado de caché mediante dichos medios de activación, y en paralelo con el procesamiento ordinario, el primer efectivo Después de detectar la finalización del primer vaciado de caché, interrumpe el procesamiento normal y guarda el contexto, y activa los medios de ejecución de vaciado de caché mediante los medios de activación para causar el segundo caché Un sistema de adquisición de puntos de control caracterizado por ejecutar un flash.
Reclamación 2: el procesador adquiere periódicamente un punto de control en la memoria principal guardando el contexto y vaciando la caché, y reiniciando desde este punto de control cuando ocurre una falla, recuperándose así de la falla en un sistema de ordenador la aplicación de una ejecución vaciado de caché significa independientemente en paralelo con la operación del procesador para realizar el vaciado de caché del procesador, y un medio de activación para activar la memoria caché significa ejecución ras, la caché ras por la caché ras medios de ejecución Y un medio de parada para detener la ejecución de dicho medio de ejecución de vaciado de caché, en el que dicho procesador, al adquirir un punto de control, causa en primer lugar dicho flujo de caja Ejecuta un primer vaciado de caché en paralelo con el procesamiento normal activando el primer medio de vaciado de caché y después de que el medio de detección detecta la finalización del primer vaciado de caché o después de que haya transcurrido un tiempo predeterminado, Después de detener el primer vaciado de caché por los medios de detención sin detectar la finalización del primer vaciado de caché, se suspende el proceso normal y se guarda el contexto, y el enjuague del caché se ejecuta mediante los medios de activación. Medios para activar los medios para ejecutar la segunda descarga de caché.
Dibujo :
Application number :1997-006636
Inventors :株式会社東芝
Original Assignee :平山秀昭、清水邦保