PLA con potencia reducida
Descripción general
 Reducir el consumo de energía de PLA activando selectivamente múltiples dispositivos de pull-up. ] El PLA incluye una matriz término producto (Y array 120), y una matriz término producto de selección (o la matriz de 130). La puerta del dispositivo de pullup predeterminada 115 del tipo de conductividad opuesto FET114 o matriz 130 está conectado a uno de Sekikosen, dispositivo pullup 115 es conductor sólo cuando se genera la salida del alto nivel de la o matriz 130 Como se muestra en la FIG.
Campo técnico
La presente invención se refiere a una matriz de lógica programable, y más particularmente a un circuito y método para reducir el consumo de energía en una matriz lógica programable.
Antecedentes de la técnica
matriz lógica programable (PLA) es ampliamente utilizado, tal como un microprocesador, PLA, el diseñador de circuitos está utilizando para acelerar el ciclo de diseño iniciando el diseño a un nivel más alto que el nivel del dispositivo. PLA típicamente incluye una pluralidad de puertas Y, una segunda pluralidad de puertas OR conectado a la programable. El PLA se puede usar para generar funciones de combinación arbitrarias. Porque, cualquier combinación funciones lógicas también pueden ser descritos como una suma de productos, el producto se produce por la matriz AND, la suma es porque genera por matriz o. Aunque los elementos programables de PLA pueden ser construidos a partir de una variedad de dispositivos, lo más comúnmente se construye a partir de un transistor enlaces fusibles conectados.
cierto tipo Ampliamente PLA utilizado es un circuito de relación de la lógica, también conocida como pseudo-N MOS PLA. Un ejemplo se muestra en la Fig. Haciendo referencia a la Fig. 1, una pluralidad de nodos de salida en la matriz o 30, los transistores de carga al menos una N MOS 14 está conectado al dispositivo de pullup P MOS 15 parcial, ya que siempre sigue . El nivel de voltaje del nodo de salida 16, un dispositivo de pull-up 15 en el mismo nodo de salida dependiendo de la resistencia relativa del transistor de carga 14, que está controlada principalmente por el tamaño del dispositivo. El nombre de la lógica de relación proviene de esto. Por lo general, los transistores de carga N MOS 14 de la matriz O es la dimensión más grande que el dispositivo 15 pull-up, el dispositivo de pull-up 15 En consecuencia, sólo cuando todos los transistores de carga N MOS 14 conectados a la misma línea de salida está inactivo La salida se puede tirar alta. señal de inicio, PLA es alta cuando está en reposo, da un nivel bajo para el drenaje del transistor MOS 12 de la matriz AND a través del inversor a la matriz AND inoperante.
Ratio logic PLA tiene varias ventajas, por lo que su uso es deseable. Este PLA es relativamente fácil de programar y se puede diseñar rápidamente. Dado que el Y matriz y la matriz o ambos se construyen a partir de un solo tipo de conductividad del transistor, se ha convertido en el diseño fácil. Solamente el transistor de extracción 15 es el transistor de tipo de conductividad inverso necesario. La comodidad es Aima' en el diseño y el diseño, la lógica de relación de PLA está en una solución rentable para implementar un método de diseño de circuitos.
La lógica relación de PLA son también algunas desventajas, tienen un uso generalizado se ve obstaculizada de por lo tanto. El PLA de lógica de relación tiende a aumentar el consumo de energía de CC porque la corriente se dibuja constantemente. Un mayor consumo de energía es problemático, especialmente en sistemas informáticos portátiles que funcionan con baterías. Si el consumo de corriente es alto, un problema en términos de fiabilidad debido al efecto termoiónico como se produce la electromigración.
Se han propuesto varias medidas para reducir el consumo de energía del PLA. La cual está asignada al cesionario de la solicitud presente Nº 5.300.831, tales como 'Lógica Macro y Protocolo de menor consumo de energía durante el estado de reposo titulado' Fam (Pham) comprende una PLA estática, las nuevas actividades ruta actual en la matriz cuando está en reposo mientras que existe bloqueo da a conocer una salida de macro lógica para el procesador que incluye un circuito de control para la salida de matriz a cero. Procesador está en un estado de reposo o se detiene, recibe la señal de inactividad macro lógica que indica que se debe iniciar un procedimiento de ahorro de energía, el reloj interno de la macro se detiene, a continuación, al menos en parte estática PLA es de la tensión de alimentación . Cuando extremos de inactividad, PLA se recombinan para una tensión de alimentación, su salida desde el estabilizado, el reloj interno de la macro se reinicia. Este enfoque es desventajoso porque el circuito de control incrementa la complejidad del diseño requiere área adicional. Por otra parte, ya que es necesario para estabilizar la salida antes de reiniciar, el PLA está restringido. Finalmente, este enfoque no aborda la necesidad de reducir el consumo de energía cuando el procesador está activo.
De nuevo, la Patente de EE.UU. No. 5311079, etc. Pham derecho y cedida al cesionario de la presente solicitud, el procesador de 'Baja Potencia de alta PerformancePLA' enseña un método de reducción de potencia de PLA que se realiza cuando el activo. Si el dispositivo de pull-up no está relacionado con las funciones lógicas realizadas por la matriz a fin de no consumir energía, el decodificador extremo frontal para activar selectivamente el dispositivo se añade pull-up asociado con un término producto a la PLA. Sin embargo, este decodificador aumenta la complejidad del diseño y requiere un área de circuito adicional.
Medios para reducir el consumo de energía en PLA se ha requerido sin aumentar significativamente su tamaño o reducir el rendimiento de PLA.
Tarea de solución
Un objeto de la presente invención es reducir el consumo de potencia del dispositivo PLA.
Otro objetivo de la presente invención es aumentar la fiabilidad del dispositivo PLA.
Otro objeto de la presente invención, mediante la activación selectiva de una pluralidad de dispositivo de pull-up, es reducir el consumo de energía de la PLA.
Solución
La presente invención es un circuito de matriz lógica programable (PLA) con un consumo de energía reducido. El PLA es una matriz de término de producto que se conecta la señal de al menos un término producto (término de producto) con al menos dos entradas de combinar selectivamente (Y array), la salida de señal término producto seleccionado seleccionado Y una matriz de selección de términos de productos (OR matriz) para proporcionar. La señal de término producto seleccionado está conectado a la salida seleccionada por el primer tipo de conductividad del dispositivo. Si no ninguno activación del primer tipo de conductividad del dispositivo conectado a una salida dada, el segundo tipo de conductividad del dispositivo para ajustar la tensión de la línea de salida. El segundo dispositivo de tipo de conductividad se activa selectivamente para reducir el consumo de energía de PLA.
Ejemplos
Haciendo referencia a la Fig. 1, una PLA típico de la técnica anterior, la pluralidad puede ser uno que está tamponada de entrada 11, la matriz AND 20, la etapa tampón intermedio 40, o la matriz 30, o la matriz de pullup etapa 50, y opcionalmente Y una etapa de memoria intermedia de salida 60. Y matriz 20 está acoplada a la entrada 11 por el transistor 12 que está conectado a una programables términos de productos de salida 13. El término 13 del producto está tamponado por la etapa intermedia de tampón 40. O la matriz 30 recibe el término producto tamponada, que está acoplado para proporcionar una salida 16 combinadas selectivamente sus términos de productos por los transistores de carga N MOS 14 conectados a la programable. En la fase de pull-up 50, un dispositivo 15 pull-up funciona para tirar de la salida de alta respectivo cuando el transistor de carga 14 conectado a la misma salida son todos inactivos (es decir términos de producto es baja). Las funciones lógicas generadas por el PLA mostrado en la figura 1 son las siguientes.
OUT 1 = A 'B' + B 'CD:
OUT 2 = B 'CD:
OUT3 = A 'B':
OUT4 = B 'CD + A' C
Sin embargo, '' indica la inversión del término, y '+' indica operación OR lógica.
Con referencia continuada a la Fig. 1, un método de configuración de un dispositivo 15 pull-up se observa. Cada dispositivo tiene su puerta conectada a la tierra GND, la fuente está conectada a la tensión de alimentación Vdd, siempre activo incluso cuando el drenaje está conectado a la salida 16, por lo tanto no es necesario implementar las funciones lógicas que se realizan en PLA Está adentro. Esta configuración estática implica un consumo de energía de CC innecesariamente alto.
Haciendo referencia a la PLA baja potencia Figura 2, se muestra un diagrama de circuito esquemático de una realización preferida de una potencia reducida PLA de. PLA110 baja potencia incluye los mismos elementos que la matriz 10 de la técnica anterior, que opera de manera similar para producir la misma función lógica. Los elementos similares o correspondientes a los de la figura 1 están numerados de manera similar. La principal diferencia entre PLA10 técnica anterior PLA110 baja potencia es en la fase de pull-up 150. Al menos uno de los dispositivos pullup P MOS 115 de la etapa de pullup 150, y preferiblemente, con la puerta en una Sekikosen 113 en lugar de la conexión a tierra como un convencional activado selectivamente . Por ejemplo, en la figura 2, aunque los dispositivos pull-up 115a y 115c está cerrada por la línea de término de producto, los dispositivos pull-up 115b y 115d están restos cerrada en estáticamente. Por conveniencia de la descripción, la línea de término de producto 113a de la figura gating dispositivos pull-up 115a y 115c es el más cercano a las etapas pull-up, se puede utilizar cualquier línea de término producto.
Por el dispositivo de puerta de pull-up 115 con uno o más línea de término de producto 113, se reduce la disipación de potencia de PLA110. Más particularmente, el dispositivo de pull-up 115 se activa sólo cuando el término producto a la puerta del mismo el así el bajo consumo, potencia que el diseño estático convencional menos. funciones lógicas de PLA no se ve afectada por el cambio de configuración del dispositivo de pull-up 115. Si el término de producto 113 es alta, la salida OR 116 conectado al término de producto 113 es baja por el dispositivo de carga asociada o dispositivo pulldown N MOS 114. En tal caso, no es necesario activar el dispositivo de extracción 115. Si término de producto 113 es baja, cuando hay otro dispositivo de carga 114 que necesitan para competir con el dispositivo pullup 115, asociado con otro término producto 113 para determinar el nivel de salida, el dispositivo de pullup 115 Esta activado
Para mantener el rendimiento de la expresión producto seleccionado a la puerta del dispositivo de pull-up en comparación con los otros términos de productos, ser ligeramente el aumento del tamaño del dispositivo en la etapa de tampón intermedio 140 asociado con el término producto . Por ejemplo, desde el 113a término de producto en la Fig. 2 se utiliza para puerta de los dispositivos de pull-up 115a y 115c, la memoria intermedia 142 de la etapa de tampón intermedio 140 es ligeramente mayor que la memoria intermedia 143 y 144. El área requerida para este pequeño ajuste es pequeña.
circuito de potencia de baja descrito anteriormente, término de producto que se utiliza para la puerta del dispositivo de pull-up, se utiliza lo más ventajosamente cuando se selecciona para que el consumo de energía al mínimo.
Por conveniencia, y como figura claridad, el circuito de relación lógica descrita en el presente documento tiene un dispositivo de carga del tipo de N MOS a la matriz AND y OR matriz, como un pseudo N MOS que tiene un dispositivos de pull-up de tipo MOS P al nodo de salida Aunque caracterizado, a la luz de la descripción anterior, si Hodokose los ajustes menores de matriz lógica relación tienen dispositivo P MOS a la matriz AND y OR matriz, similar matriz P MOS que tiene dispositivo de pulldown N MOS a un nodo de salida Los expertos en la materia apreciarán que también se puede practicar como.
Cómo seleccionar los términos del producto
Entonces, como el consumo de energía se reduce al mínimo, se describe un método de selección de un término de producto o una combinación de términos de producto se utiliza para tirar hacia arriba del dispositivo a la puerta. El principio general se tira hacia arriba cuando la cantidad máxima de dispositivo pull-up innecesaria puede causar el consumo de energía (es decir, el término producto seleccionado es para ser tirado bajo de salida por el dispositivo de carga asociada rige este método Para dibujar la corriente a través del dispositivo) término del producto o combinación de términos del producto.
Este método se muestra en la Fig. 3 junto con el diagrama esquemático de la FIG. En la etapa 200, se identifica la línea de términos de producto 113 en uso. No sekikosen en uso, ya que no participa en el consumo de energía de pull-up innecesaria, están excluidos.
Paso 210, el atributo lógico sugiere el consumo de energía pull-up innecesario debido a la expresión del producto se determina para cada término producto en uso. atributos lógicos utilizados son 1) la probabilidad de que el término de producto 113 no se activa número de ( 'don' cuidado de t (No en la matriz AND 120) '), y 2) en el o la matriz 130 que está controlado por el término producto Es preferible establecerlo como un porcentaje de la línea de salida 116.
Paso 220 calcula la potencia de ahorro de función potencial para cada uno líneas y combinaciones plazo de producto del mismo durante el uso. Cuando se utilizan los atributos lógicos preferida, una probabilidad de que el término de producto no activado, el producto del porcentaje de líneas de salida de la matriz o para ser controlada por ese término producto es preferible poder salvador función potencial, otros similares También se puede usar En algunos casos, existe la combinación de términos de productos generan una mayor potencia potencial de ahorro, si no hay solapamiento de salida tal como se describe más adelante en detalle es particularmente cierto.
El paso 230 selecciona la combinación de términos de productos o términos de productos con la función potencial de ahorro de energía más alta.
A continuación, un método para seleccionar un término de producto se explicará con un ejemplo. La Tabla 1 a continuación muestra el PLA de baja potencia de la Figura 2 por abreviación. A, B, C y D representan pares de entrada complementarios conectados a la matriz AND 120. El término de producto 113 se denota por 'PTn' y cada uno tiene su propia fila. Para cada término de producto, la pieza de entrada indica que no hay conexión entre el 1, 0 indica que la conexión entre la entrada o la entrada complementaria y término de producto, que muestra la conexión entre una entrada dada ( 'don' t cuidado ' Estado). OUT1, OUT2, OUT3, OUT4 representa la salida de la matriz resultante de las OR términos de productos PT1 PT3. '1' bajo OUTn columna indica que hay una conexión programable entre la salida y el término producto. Para cada término de producto, PNA muestra la probabilidad de que el término del producto no se active. OC indica el porcentaje de líneas de salida acopladas a un término de producto determinado. PSP muestra el potencial de ahorro de energía del término del producto.
Para los términos de productos 1 y 3 (PT1 y PT3), ya que las dos entradas complementarias no están conectados en Y matriz, de modo que el término de producto es la probabilidad de no ser activado se muestra en la columna de PNA 4 / 16 = 1/4. Por término producto 2 (PT2), ya que una entrada complementaria no está conectado en Y array, 2 de modo que la probabilidad de que el término de producto no será activado se muestra en la columna de PNA / 16 = 1 / 8. PT1, PT2, PT3% de la línea de salida controlada para, cada uno de 1 / 2,3 / 4,1 / 4. PT1, PT2, el potencial de ahorro de energía de PT3, a saber el producto de PNA y OC son cada uno 1 / 8,3 / 1/32/16. En este ejemplo, la potencia potencial de ahorro es más alto cuando el término de producto 1, por lo tanto, el término producto 1 se puede utilizar para la puerta del dispositivo de pull-up.
Como se mencionó anteriormente, los términos del producto también se pueden combinar para maximizar la cantidad de energía almacenada. Esto se describirá ahora a modo de ejemplo. La Tabla 2 muestra los atributos lógicos relacionados con la combinación de términos del producto. Condiciones de los Productos 1 y una combinación de 2 (PT12) PNA (CPNA) es la suma de términos producto 1 de PNA y término de producto 2 PNA. (1/4 + 1/8 = 3/8). PT12 combinación OC (COC) refleja el porcentaje de salida que está controlado por PT1 o PT2. Más particularmente, PT1 controla la salida 1, 3,4, PT2 de modo controla el 1,2,4, línea de salida por una combinación de PT1 y PT2 están controlados 100%. El potencial de ahorro de energía combinada (CPSP) es el producto de CPNA y COC, un 3/8 en PT12. Los cálculos para PT23 y PT13 siguen el mismo patrón. En este caso, la combinación de términos de productos 1 y 2 de la combinación de productos o términos 1 y 3 será el mismo efecto. En este ejemplo, se debe apreciar que hacia la combinación de términos de producto aumenta el potencial de ahorro de energía de un solo término producto.
Efecto de la invención
La figura 1 es un diagrama de circuito esquemático de un PLA convencional.
La figura 2 es un diagrama esquemático de una realización preferida de un PLA de bajo consumo de energía.
La Figura 3 es un diagrama de flujo que ilustra etapas de un procedimiento de selección de una línea de término de producto para activar selectivamente una pluralidad de término de producto tire hacia arriba del dispositivo en el bajo consumo de energía PLA.
110 PLA ​​de baja potencia
113 línea de término del producto
114 Cargar dispositivo
115 Levante el dispositivo
140 Etapa intermedia de amortiguación
Búfer 142
143 Tampón
144 Tampón
150 Levanta el escenario
Reclamo
combinando selectivamente la reivindicación 1, en el que al menos dos entradas, la matriz término producto para formar al menos una señal de término de producto, dicho al menos una de las señales de mandato Producto señal seleccionados a primera una matriz de selección término producto para la conexión a la línea seleccionada de la línea de salida al menos un medio de al menos un dispositivo del tipo de conductividad, acoplado a cada una de dicha al menos una línea de salida, dicha salida lógica programable y un segundo tipo de conductividad del dispositivo para el ajuste del voltaje de la activación ha sido al menos una línea de salida cuando dicho primer tipo de conductividad de un dispositivo conectado a la línea no son todos activado Circuito de matriz
La reivindicación 2 en el que el segundo tipo de conductividad del dispositivo, caracterizado porque se activa selectivamente por gating ellos con al menos un circuito de señal de término de producto según la reivindicación 1.
El dispositivo de la reivindicación 3 en el que el segundo tipo de conductividad se activa selectivamente por el consumo de energía en el circuito de matriz lógica programable que puerta que se selecciona la señal de término al menos un producto a fin de minimizar 2. Circuito según la reivindicación 1, caracterizado porque comprende:
combinando selectivamente la reivindicación 4, al menos, dos entradas, al menos uno y array término producto para formar al menos una señal de producto plazo, la señal seleccionada de la señal de término al menos un producto una matriz de selección término producto para la conexión a la línea seleccionada de la línea de salida al menos un medio del dispositivo de pulldown N MOS está acoplado a cada uno de dichos al menos una línea de salida, conectado a dicha línea de salida el circuito de matriz lógica programable y un dispositivo de pullup P MOS se activa positivamente tirar de la tensión de la línea de salida de al menos una cuando sido cualquier dispositivo pulldown N MOS también no está activado.
Reivindicación 5 P MOS dispositivo pullup, caracterizado porque se activa selectivamente por gating ellos con al menos un circuito de señal de término de producto según la reivindicación 4.
Reivindicación 6 P MOS dispositivo pullup es para ser activado selectivamente por el consumo de energía en el circuito de matriz lógica programable que puerta que se selecciona la señal de término al menos un producto a fin de minimizar 5. Circuito según la reivindicación 4, caracterizado porque se caracteriza.
Dibujo :
Application number :1996-340249
Inventors :インターナショナル?ビジネス?マシーンズ?コーポレイション
Original Assignee :ギャリー?ステーヴン?ディットロウ、ポール?デーヴィッド?カーチョーク