Método de prueba de bus del sistema
Descripción general
 Con respecto al sistema de procesamiento de información multiplexado, es un objeto acceder a los sistemas ACT / OUS como objetivos de acceso y realizar pruebas de acceso a dispositivos bajo el bus del sistema de acuerdo con el estado del dispositivo. En una pluralidad de dispositivos de entrada y salida en el sistema de procesamiento de la información de ambos sistemas que constan de un sistema convencional conectado y el sistema de reserva por un bus de sistema de conexión multiplexada por un bus de sistema bajo el procesador, no a través del bus del sistema desde el procesador del sistema convencional Betsusen ( Acceda al procesador de reserva a través del bus del sistema y acceda al procesador en espera a través del bus del sistema para obtener el resultado de ambos accesos para detectar la presencia o ausencia de una falla en el bus, Está configurado para realizar una prueba para cubrir todos los rangos.
Campo técnico
La presente invención se refiere a un método de prueba de bus de sistema en un sistema de procesamiento de información multiplexado. En el sistema de conmutación electrónico actual, dado que es una configuración dúplex, incluso si se lleva a cabo una prueba en un sistema o si se produce una falla, dado que se inicia el sistema restante, no se ha producido un gran impacto en el sistema de conmutación electrónica.
Sin embargo, los sistemas de conmutación electrónica recientemente introducidos han adoptado un sistema que multiplexa utilizando un bus de sistema. Con respecto a este bus del sistema, en el caso de una falla, afecta un amplio rango que se extiende a dispositivos IO subordinados. Por lo tanto, para evitar la influencia instantánea en los suscriptores como en el sistema de intercambio electrónico, multiplexar usando un bus de sistema Era necesario tomar contramedidas contra fallas en el sistema.
La figura 9 muestra un diagrama de configuración del sistema del sistema de intercambio electrónico. (A) muestra el sistema de configuración dúplex actual, y (b) muestra el contorno del sistema de configuración del bus del sistema. En el sistema de configuración dúplex mostrado en (a), la unidad de control central (CC), la unidad de almacenamiento principal (MM) y la unidad de control de canal (CH) tienen una configuración dúplex de sistema ACT y sistema SBY, Están conectados al dispositivo de entrada / salida (IO) de cada sistema.
Por lo tanto, si ocurre una falla durante la operación en el sistema ACT, cambia inmediatamente al dispositivo de procesamiento de tipo SBY y el dispositivo de tipo SBY continúa funcionando. Mientras tanto, es posible realizar una operación dúplex para que el dispositivo del sistema ACT se desconecte y se realice una investigación de problemas, y cuando se complete la reparación, se puede volver a conectar al sistema ACT.
En contraste, en el caso del sistema de estructura de bus del sistema de la Fig. (B), ambos sistemas comprenden un procesador (CP) dispositivo de entrada-salida bajo (IO) es, es un bus de sistema conectado por un dispositivo de cruz bus de entrelazado (BXC), cada El procesador y los dispositivos de E / S subordinados están conectados al bus a través del circuito de control del bus, y el circuito de arbitraje del bus del terminal (SBH) controla la banda del bus del sistema.
En esta configuración del bus del sistema, en caso de falla, actualmente se están realizando pruebas en el procesador (CP) y el dispositivo de entrada / salida (IO) para determinar el rango a visualizar. Sin embargo, dado que el alcance de las pruebas que pueden confirmarse mediante pruebas es limitado, es necesario probar todo el bus del sistema.
Antecedentes de la técnica
La figura 10 muestra un diagrama de configuración de conexión de un método de prueba de bus de sistema convencional. En la figura, 21 es un procesador (CP), 22 dispositivo de entrada y salida (IO), dispositivo de entrelazado 23 transversal bus (BXC), 24 es un circuito de arbitraje de bus (SBH), 25 es un circuito de control del bus del procesador (BIC), 26 Es un circuito de control de bus (BIC) del dispositivo de entrada / salida, y 27 es un bus de sistema.
Un bus está conectado a través de un dispositivo 23 de entrecruzamiento cruzado de bus de modo que una pluralidad de buses del sistema están enredados y conectados. Un procesador 21 y un dispositivo de entrada / salida 22 están conectados al bus del sistema 27 y están separados en un sistema común (ACT) y un sistema de sistema en espera (OUS), respectivamente. Cada procesador 21 puede acceder a un aparato bajo el otro sistema a través del aparato 23 de cruce de autobuses.
El bus 27 del sistema está interconectado con el dispositivo 23 de intercalación cruzada de bus, el circuito 24 de arbitraje de bus y los circuitos 25 y 26 de control de bus de los dispositivos conectados al bus. Convencionalmente, hay una vista desde un sistema regular a un sistema en espera, pero a la inversa no hay vista desde un sistema en espera hasta un sistema normal. Por lo tanto, es imposible diagnosticar el bus del bus del sistema 27.
Si el sistema normal es normal y el sistema en espera se convierte en un obstáculo y se detecta una falla en el bus del sistema, los dos sistemas son desconectados por la unidad 23 de campo cruzado del bus para bloquear la influencia en el sistema regular. Aunque diagnostica el bus de sistema fallido, básicamente, accede a través del bus y verifica si es normal o anormal.
El rango simulado de fallas del sistema de reserva en el lado del objetivo de prueba desde el procesador 21 del sistema regular se transfiere desde el dispositivo 23 cruzado de bus del sistema regular al procesador 21 de sistema en espera y al dispositivo de entrada / salida El rango encerrado por líneas finas que incluyen los buses hasta las interfaces de los circuitos de control del bus 25 y 26 de 22.
En este rango simulado, la probabilidad de detectar una falla es pequeña. En el método de prueba del presente sistema, dado que no existe una prueba de bus del sistema, es muy difícil detectar una falla relacionada con el bus del sistema.
Tarea de solución
En el sistema de configuración de conexión de bus del sistema del sistema de intercambio electrónico, al probar el sistema en el lado de la falla, ahora es necesario determinar desde el sistema del sistema regular al procesador del sistema que se probará y el dispositivo de entrada / salida Dado que la prueba se realiza en la prueba, el rango limitado que puede confirmarse al realizar la prueba solo puede ser limitado.
La presente invención pretende desarrollar un método de prueba de bus de sistema para realizar una prueba que cubra todo el rango de un bus de sistema en un sistema de configuración de conexión de bus de sistema de un sistema de conmutación electrónica y confirmar la ubicación de prueba limitando el rango a visualizar Apunta.
Solución
El diagrama de configuración principal del método de prueba de bus del sistema de la presente invención se muestra en la FIG. En la figura, 1 es un procesador (CP), 2 es el dispositivo de entrada-salida (IO), dispositivo de entrelazado 3 cruz bus (BXC), el circuito de arbitraje de bus 4 (SBH), la unidad de control del sistema 5 (SCU), otro 6 Line, y 7 es un bus del sistema.
El sistema está dividido en un sistema regular (ACT) y un sistema de espera (OUS), y el sistema de espera (OUS) es el lado del sujeto de prueba. Una conexión entre el procesador de sistema normal 1 y el procesador de sistema de reserva 1 está conectada a través de un bus de mantenimiento separado del bus de sistema 7 o una línea separada 6 a través de la unidad de control de sistema 5. Esto se debe a que el sistema requiere una función diferente del aparato subordinado de bus ordinario tal como el control del procesador y la operación de duplicación de memoria, de modo que se proporciona una línea separada 6.
El uso de este, el procesador Betsusen 6 desde el procesador 1 del sistema convencional (ACT) (o bus de mantenimiento) a través del modo de espera y acceso al procesador 1 (OUS), el sistema espera a través del bus del sistema 7 (OUS) 1, y obtiene el resultado de ambos accesos para detectar la presencia o ausencia de un error de bus. Esto permite que un método de prueba cubra todos los rangos del bus del sistema.
. Para probar la línea 6 separada entre las SCU, se realiza una prueba de acceso desde el CP del sistema ACT sin pasar por el bus del sistema,
. Entonces con el fin de realizar pruebas de porciones de bus de sistema de interfaz de conexión entre el CP y IO y SBH el sistema OUS realiza la prueba de acceso del dispositivo IO bajo la CP de comprobaciones del sistema OUS normal o no .
. Para probar la dirección del bus 7 del sistema entre los BXC en la dirección de avance, se realiza una prueba de acceso en el dispositivo IO bajo el bus del sistema de prueba desde el CP del sistema ACT,
. Se verifica si el aislamiento (función de desconexión del bus) es posible para el tipo ACT y el tipo OUS BXC.
. Para probar la dirección inversa de la parte del bus 7 del sistema entre los BXC, se realiza una prueba de acceso desde el OUS tipo CP al aparato IO bajo el bus de sistema tipo ACT para verificar si es normal o no.
Realice la prueba de acceso anterior y compruebe si el sistema es normal o no. , Es posible realizar una prueba de confirmación como una falla de bus en la parte de esa parte si es anormal.
La figura 2 muestra una realización (parte 1) (parte 7) del diagrama de configuración de conexión del método de prueba de bus del sistema de la presente invención. En cada figura, las líneas en negrita indican la ruta de prueba y el equipo bajo prueba, la línea de puntos mediante la separación del sistema convencional y de espera (ACT) y (OUS), la plataforma de procesador de estante dispositivo de entrada-salida (PRESH) por una línea doble (IOXSH )
En cada figura, 11 es un procesador (CP), 12 dispositivo de entrada y salida (IO), dispositivo de entrelazado 13 transversal bus (BXC), 14 es un circuito de arbitraje de bus (SBH), 15 es una unidad de control del sistema (SCU), 16 Un dispositivo de expansión / salida de bus (BEXC), 17 un dispositivo de entrada de expansión de bus (BEXD) y 18 un dispositivo de terminación (TERM).
[Ejemplo 1] Prueba de acceso al sistema OUS
La Figura 2 muestra la ruta de prueba por el método de prueba de acceso al sistema OUS. Confirme que la transferencia y activación del programa son posibles para OUS CP. Para la ruta de prueba, realice una prueba de acceso a través de SCU a OUS CP desde ACT CP y acceda a la prueba a través de BXC. También realizamos control de aislamiento para BXC y también confirmamos las funciones de BEXC y BEXD.
Normalmente, CP está conectado por una línea separada que no es un bus del sistema. Al usar esto, se accede al OUS CP a través de una línea separada (o bus de mantenimiento) y se accede a OUS CP a través de un bus de sistema, y ​​se obtienen resultados de ambos accesos para detectar la presencia o ausencia de un error de bus.
[Ejemplo 2] Prueba de acceso desde OUS CP a dispositivo IO en PRESH
La Figura 3 muestra una ruta de prueba desde el OUS CP hasta el dispositivo IO en el PRESH mediante el método de prueba de acceso. Compruebe desde OUS CP si se puede acceder a cualquier registro de dispositivo IO en PRESH. OUS CP accede a todos los IO bajo el bus del sistema en el OUS, obtiene el resultado y detecta la presencia o ausencia de un error de bus.
[Ejemplo 3] Prueba de acceso desde OUS CP a dispositivo IO en IOXSH
La Figura 4 muestra una ruta de prueba desde el CP OUS al dispositivo IO en el IOXSH mediante el método de prueba de acceso. Confirme que puede acceder a cualquier registro de dispositivo IO en IOXSH desde OUS CP. Obtenga este resultado y detecte la presencia o ausencia de una falla en el bus.
Divida los dispositivos IO para que se prueben en el acceso desde OUS CP en unidades de grupo físicas y proporcione un salto de acceso de agrupación. La figura es un ejemplo específico de un caso en el que el bus abarca PRESH / IOXSH de dos estantes. En la figura 3, el bus en el PRESH se divide en los buses en el IOXSH en la figura 4, y se proporciona un delimitador (= fase) para acceder a esta unidad.
Al hacer esto, a veces es posible juzgar la parte de la falla solo observando si se detecta una anomalía en cada fase. Por ejemplo, en el caso de que la Fig. 3 sea buena y que la Fig. 4 no sea buena, es posible juzgar una falla de bus en IOXSH.
Además, dado que hay casos en los que los dispositivos a bordo son diferentes dependiendo del sistema, a ese respecto, la información sobre el aparato de montaje se obtiene a partir de los datos de la estación. Lo que es importante en el método anterior es la división por grupo, pero esta información se obtiene de los datos de la estación (variable para cada estación por los datos que representan la configuración de la estación).
Como ejemplo específico, los datos que indican un dispositivo subordinado de bus de sistema reciben datos que indican su plataforma afiliada, y en el diagnóstico de bus de sistema, la agrupación se realiza en base a estos datos. Un ejemplo de la tabla de datos de la estación se muestra en la Tabla 1. Los datos de la estación se colocan en la memoria principal.
En la Tabla 1, CNT indica el número de dispositivos subordinados propiedad del bus del sistema, y ​​EQP ADR tiene información que indica la posición de montaje del dispositivo. El ID de EQP indica un número para la identificación del dispositivo. La tabla de datos de la estación se activa con un puntero que indica los datos de la estación del bus del sistema.
En el procesamiento, se crea una tabla clasificada enfocándose en el EQP ADR para los dispositivos bajo el bus del sistema. Realice una prueba de acceso basada en esta tabla. La Tabla 2 muestra la tabla de acceso.
En la Tabla 2, se realiza una prueba de acceso para un dispositivo CNT indicado por ADR 1 en la fase 2, una prueba de acceso para 2 dispositivos CNT indicada por ADR 2 en la fase 3, y se establece una ID de EQP.
[Ejemplo 4] Prueba de acceso desde ACT CP a dispositivo IO en PRESH
La Figura 5 muestra la ruta de prueba desde el CP ACT al dispositivo IO en el PRESH mediante el método de prueba de acceso. Desde ACT CP, se verifica si se puede acceder a cualquier registro del dispositivo IO en el PRESH del sistema de objetos de diagnóstico. En función de este resultado, se evalúa la presencia o ausencia de una falla del bus del sistema.
En este caso, en la segunda realización, se realiza primero un acceso desde el CP OUS al dispositivo OUS IO, y en este caso, se detiene el acceso desde el CP ACT. Esto se debe a que NG de OUS CP puede identificar una pieza defectuosa y su objetivo es evitar que la anormalidad se propague a ACT CP mediante el acceso desde ACT CP.
[Ejemplo 5] Prueba de acceso de ACT CP a dispositivo IO en IOXSH
La Figura 6 muestra la ruta de prueba desde el CP ACT al dispositivo IO dentro de IOXSH mediante el método de prueba de acceso. Desde el ACT CP, se verifica si se puede acceder a cualquier registro del dispositivo IO en el IOXSH del sistema de objetos de diagnóstico. En función de este resultado, se evalúa la presencia o ausencia de una falla del bus del sistema.
Ejemplo 6 Prueba de acceso desde el CP OUS al dispositivo IO subordinado del bus del sistema ACO
La Figura 7 muestra la ruta de prueba desde el OUS CP a la prueba de acceso del bus de prueba del sistema ACT al dispositivo IO. Comprueba si el acceso desde OUS CP se puede realizar en un registro arbitrario del dispositivo IO subordinado al bus del sistema ACT. En función de este resultado, se evalúa la presencia o ausencia de una falla del bus del sistema.
En este caso, al realizar una prueba de acceso desde el CP OUS al aparato bajo el sistema ACT, se puede dividir en aquellos evaluados de acuerdo con el estado del aparato y aquellos que no se deben probar. En la figura 7, el dispositivo OUS se omite. Esto es para considerar la posibilidad de que OUS IO cause un fallo de acceso debido a una falla.
Por el contrario, el acceso a ACT IO puede omitirse. Esto es para considerar la posibilidad de que la falla se propague accediendo al IO de ACT a través del bus del sistema que puede ser un error. Es posible acceder a todos los IO por el momento, y considerar acciones en el momento de NG en el estado del dispositivo.
[Realización 7] Cambio entre la falla del bus del sistema y la falla del dispositivo
La figura 8 muestra una ruta de prueba conmutando entre una falla del bus del sistema y una falla del dispositivo. La figura muestra el caso de falla del dispositivo. Incluso si un dispositivo IO subordinado al bus del sistema a diagnosticar es defectuoso, incluso si se realiza una prueba de acceso en el dispositivo defectuoso, se convierte en un NG de prueba. La primera vez que se accede al dispositivo OUS es para evitar la propagación de fallas.
Sin embargo, con esto, no es posible localizar la parte de falla ya sea un bus del sistema o un dispositivo. Por lo tanto, se realiza una prueba de acceso desde el CP OUS al dispositivo IO del ACT para cambiar la ubicación de la falla. Esta ruta de prueba se realiza para confirmar la normalidad del bus del sistema. Si podemos confirmar que esta ruta es normal, se puede decir que es una falla del dispositivo.
En la falla de bus de sistema mencionada anteriormente y el aislamiento de falla de dispositivo, el caso de una falla de dispositivo se toma como ejemplo, pero la designación de un caso de falla de bus de sistema detecta una prueba NG en la prueba de acceso de ambos sistemas. De esta forma, al usar las pruebas de acceso de ambos sistemas de forma adecuada, es posible localizar (cortar) el sitio de falla.
Efecto de la invención
De acuerdo con la presente invención, solo es necesario llevar a cabo una prueba en una unidad de dispositivo llamada bus de sistema sin realizar una prueba en una gran cantidad de aparatos, por lo que el tiempo de prueba se acorta. Del mismo modo, dado que el rango de imagen a ser expandida se expande, es fácil determinar la ubicación de la falla. También se puede usar para verificación de comunicación (verificación de acceso) para un sistema de pares de ACT CP.
El principio del método de prueba de bus del sistema de la presente invención
Figura 2 Ejemplo de diagrama de configuración de conexión del método de prueba de bus del sistema (parte 1)
Figura 3 Ejemplo de diagrama de configuración de conexión del método de prueba del bus del sistema (parte 2)
Figura 4 Ejemplo de diagrama de configuración de conexión del método de prueba de bus del sistema (parte 3)
Figura 5 Ejemplo de diagrama de configuración de conexión del método de prueba de bus del sistema (parte 4)
Figura 6 Ejemplo de diagrama de configuración de conexión del método de prueba del bus del sistema (parte 5)
Figura 7 Ejemplo de diagrama de configuración de conexión del método de prueba del bus del sistema (parte 6)
Figura 8 Ejemplo de diagrama de configuración de conexión del método de prueba del bus del sistema (parte 7)
Figura 9 Diagrama de configuración del sistema del sistema de intercambio electrónico
Fig. 10 Diagrama de configuración de conexión del método de prueba de bus de sistema convencional
Figura 9 ...... 1, 11, 21 Procesador (CP)
2, 12, 22 dispositivo de entrada / salida (IO)
3, 13, 23 dispositivo de entrecruzamiento de bus (BXC)
4, 14, 24 circuito de arbitraje de autobús (SBH)
5, 15, unidad de control del sistema (SCU)
6 línea separada
7, 27 Bus del sistema
8 interfaz CP
9 interfaz IO
16 Dispositivo lateral de expansión de expansión del bus (BEXC)
17 Dispositivo lateral de extensión de expansión de bus (BEXD)
18 Equipo de terminación (TERM)
25 circuito de control del bus del procesador (BIC)
26 Circuito de control de bus (BIC) del dispositivo de E / S
Reclamo
Reclamaciones: 1. Un sistema de procesamiento de información en el cual una pluralidad de dispositivos de entrada / salida bajo un procesador están conectados por un bus de sistema y ambos sistemas consistentes en un sistema regular y un sistema en espera son multiplexados y conectados por un bus de sistema, desde un procesador ordinario , Accediendo a través de una línea separada que no es a través del bus del sistema y accediendo a través del bus del sistema, obteniendo el resultado de ambos accesos, y detectando la presencia o ausencia de una falla en el bus del sistema.
2. Método de prueba de bus de sistema según la reivindicación 1, en el que se detecta un fallo de bus de sistema realizando una prueba de acceso de todos los dispositivos de entrada / salida bajo el bus del sistema de prueba desde un procesador de reserva Método de prueba del bus del sistema.
3. Método de prueba de bus de sistema según la reivindicación 1, en el que se detecta un fallo de bus de sistema realizando una prueba de acceso de todos los dispositivos de entrada / salida bajo el bus del sistema de prueba desde un procesador de un sistema regular Método de prueba de autobús
4. Método de prueba de bus de sistema según la reivindicación 1, caracterizado porque se confirma si la función de desconexión de bus es normal o no con respecto a un dispositivo de envolvente de bus que conecta un sistema de un sistema regular y un sistema de un sistema de reserva Método de prueba del bus del sistema.
5. Un método de prueba de bus de sistema según la reivindicación 1, caracterizado porque las fallas del bus del sistema se detectan realizando pruebas de acceso de todos los dispositivos de entrada / salida bajo el bus del sistema de servicio en el estado activo desde el procesador en espera Método de prueba del bus del sistema.
6. El método de prueba de bus del sistema según la reivindicación 2, en el que un objeto de prueba se divide en grupos físicos, y se proporciona un delimitador para acceder en grupo para facilitar la resolución de problemas en el momento de detectar una anomalía.
7. El método de prueba de bus del sistema según la reivindicación 6, en el que los elementos físicos tales como un dispositivo de montaje, un estante de montaje y similares se obtienen a partir de los datos de la estación cuando se dividen en grupos.
8. Método según la reivindicación 2 o 3, caracterizado porque una prueba de acceso no se realiza desde un procesador en espera cuando todos los dispositivos de entrada / salida bajo el bus del sistema de prueba se someten a una prueba de acceso y la prueba no es exitosa. Método de prueba del bus del sistema.
Dibujo :
Application number :1996-320799
Inventors :富士通株式会社
Original Assignee :加藤智美、瀧田雅敏、岸田高幸、大西和栄、斉藤孝充